半导体封装件及其制造方法技术

公开一种半导体封装件及其制造方法。半导体封装件包括装置载体和加强结构。装置载体包括至少一个绝缘层和至少一个导电层，导电层定义至少一个迹线布局单元。加强结构设置在装置载体上，围绕至少一个迹线布局单元的外围。加强结构与至少一个迹线布局单元的外围间隔开设置，与装置载体形成空洞。加强结构的形状和设置增强了半导体封装件的强度，防止对半导体封装件的弯曲。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体 涉及一种封装件，更具体地涉及一种。
技术介绍
过去，半导体工业已经历了利用较少的IC衬垫与互连结构制造集成电路 (integrated circuit，IC)。这可实现IC内的引线与互连结构之间的间隔。然而，近来，IC 封装件越趋紧凑并且需要将增加的功能整合到半导体芯片中。此外，芯片必须是小尺寸，以使IC封装件紧凑。因此，尽管由于在芯片上增加逻辑功能而增加互连的数量，但是希望互连结构被间隔开。芯片上增加的逻辑功能意味着芯片的电路密度的增加。当电路密度在小尺寸芯片上增加时，提供薄的、可靠的且耐用的封装以形成小型封装件变得重要。而且，需要仔细考虑这些小型封装件的机械、电学以及散热属性，而不影响IC的整体性能。此外，对半导体装置的IC封装，一般考虑IC封装结构的完整性(integrity)。IC封装结构典型地包括半导体装置设置在其上的基板。通常，当基板受到应力时，由于基板中的裂缝，基板可能受损。在将半导体装置耦合到基板或操作IC封装件期间，基板可能会受到应力。此外，将半导体装置耦合到基板之后，由于基板上附加的应力，IC封装件的结构也可被弱化，并因此使得IC封装结构更易于受损。基板的损坏不利地影响IC封装结构的完整性，导致对半导体装置的不充分支撑。因此，希望提出一种解决方案，以应对传统操作的上述问题中的至少一个。
技术实现思路
因此，本专利技术的目的是提供一种半导体封装件，其包括装置载体和加强结构。装置载体包括至少一个绝缘层和至少一个导电层，导电层定义至少一个迹线布局单元。加强结构设置在装置载体上，围绕至少一个迹线布局单元的外围。加强结构也与至少一个迹线布局单元的外围间隔开设置，与装置载体形成空洞。本专利技术的另一目的是提供一种半导体封装件的制造方法。制造方法包括步骤提供基底层；在基底层上形成图案化迹线布局；在基底层上形成绝缘层并覆盖图案化迹线布局，以形成半导体基板；在绝缘层上形成多个加强结构，以与绝缘层形成多个空洞；以及， 使半导体基板沿着加强结构之间的多个间隔区域断开以形成多个装置载体。本专利技术的其它目的、特性和优点将从下面的优选的但非限制性的实施例的详细描述变得明晰。下面的描述是参考附图做出的附图说明图Ia示出根据本专利技术优选实施例的半导体封装件；图Ib示出图Ia的半导体封装件沿着线A-A’的截面视图；图加示出具有锁定特性的加强结构；图2b示出图加的锁定元件的不同形状；图3a示出连接到至少一个封装迹线的加强结构；图北示出图3a的半导体封装件沿着线B-B’的截面视图；图如示出半导体组装件和半导体封装件；图4b示出图如的半导体组装件与半导体封装件的每个还具有密封盖帽；图fe示出半导体封装件的载体阵列；图恥和图5c示出图fe的半导体封装件沿着线C-C’的不同的截面视图；图6示出锁定元件和引导元件的示范性形状；图7示出引导元件的不同结构；图至图他示出半导体封装件的制造方法的过程；以及图9和图10示出分割载体阵列的不同制造工艺。具体实施例方式参考图Ia和图lb，图Ia示出根据本专利技术的优选实施例的半导体封装件，图Ib示出图Ia的半导体封装沿着线A-A’的截面视图。半导体封装件100包括装置载体110与加强结构120。装置载体110包括至少一个绝缘层114和至少一个导电层。装置载体110例如是模塑基板(molding substrate)，且具有第一表面IlOa和第二表面110b。绝缘层114 的材料是介电材料或模塑材料。导电层具有至少一个迹线布局单元(trace layout unit) 119a，迹线布局单元 119a具有外围119b。导电层包括多个电性隔离的封装迹线118a和多个螺柱(studs) 118b。 螺柱118b的位置和数量优选与封装迹线118a的位置和数量对应。优选地，封装迹线118a 埋置于第一表面IlOa内，且螺柱11 埋置于第二表面IlOb内且电性连接到封装迹线 118a。至少一个螺柱118b用以电性连接其它元件或任何外围装置。外围装置例如是具有阵列形式的多个接触衬垫的印刷电路板(printed circuit board, PCB)。半导体封装件100 可被组装到PCB，通过焊接螺柱118b以连接到接触衬垫。如图Ia所示，加强结构120设置在第一表面IlOa上并优选在装置载体的制造工艺期间作为装置载体的整体部分而形成。优选地，加强结构120由铜或钢形成。可选择地， 加强结构120可具有一个或多于两个的相同或不同材料的叠层。例如，加强结构120具有第一层和第二层，第一层的材料为聚合物，第二层的材料为金属。如图Ia所示，加强结构 120与迹线布局单元119a的外围119b间隔开，并沿着外围119b设置以形成环状结构。因此，加强结构120与装置载体110形成空洞130。加强结构120可以是连续环状结构或不连续环状结构，不连续环状结构具有沿迹线布局单元119a的外围119b设置的多个断开区段。 加强结构120的形状可以为矩形、正方形、圆形等等，或者为不规则形状。参考图加和图2b，图加示出具有锁定特性的加强结构，图2b示出图加的锁定元件的不同形状。如图2a(a)所示，至少一个锁定元件170埋置于装置载体110中并连接到加强结构120。在制造工艺中，锁定元件170与加强结构120可形成为一件。例如，通过在加强结构120上电镀锁定元件170的选用材料，锁定元件170可形成在加强结构120上。6锁定元件170用以将加强结构120固定在装置载体110上并提高结构的强度和耐久性。如图2a(b)所示，锁定元件170延伸穿过绝缘层114，并从绝缘层114暴露。此外，如图2a(c) 所示，两个不同高度的锁定元件170埋置于绝缘层114中。锁定元件170的形状可以是十字型、菱形、圆形或正方形，如图2b所示。如图3a所示，加强结构120 (以及锁定元件170)也连接到至少一个封装迹线 118a。优选地，如图3b(a)所示，锁定元件170通过加强结构120连接到封装迹线118a，并且延伸到绝缘层114的底表面以连接到诸如外围装置的其它元件。如图3b (b)所示，加强结构120直接连接到封装迹线118a，并且通过设置在封装迹线118a下面的螺柱118b连接到其它元件。 半导体封装件的装置载体110接收一个或多个半导体芯片以形成半导体组装件。 图4a(a)所示，半导体组装件200包括芯片205，诸如集成电路芯片。芯片205设置在装置载体110的空洞130中。半导体组装件200还包括互连结构，该互连结构设置在空洞130中用以将芯片205 电性连接到装置载体110。优选地，电性连接到其它元件的螺柱118b与芯片205之间的信号传输可通过互连结构240实现。互连结构240包括一个或多个电性通路。每个电性通路具有至少一个互连层。优选地，电性通路具有两个互连层，一个互连层优选由诸如铜的导电材料形成，另一互连层优选由诸如铅或锡的焊料材料形成。电性通路的实例为柱状凸起(Pillar bump)或焊料凸起 (solder bump)。 此外，如图4a (b)所示，半导体组装件200优选与填充结构结合以形成半导体封装件300。用于填充半导体封装件300内的间隔的填充结构具有至少第一填充材料250a和第二填充材料250b。第一填充材本文档来自技高网...

【技术保护点】
１．一种半导体封装件，包括：装置载体，包括至少一个绝缘层和至少一个导电层，其中所述至少一个导电层形成至少一个迹线布局单元；以及设置在所述装置载体上的加强结构，围绕所述至少一个迹线布局单元，其中所述加强结构与所述至少一个迹线布局单元的外围间隔开并且与所述装置载体形成空洞。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：林少雄，
申请(专利权)人：先进封装技术私人有限公司，
类型：发明
国别省市：SG