一种半导体及其制造方法技术

一种具有提高崩溃电压及特定导通电阻的侧向式双重扩散的金属-氧化层-半导体。设置于结构内并环绕轻掺杂区的P场域提高崩溃电压并维持在特定的低导通电阻。

【技术实现步骤摘要】

本专利技术是有关于一种半导体，且特别是有关于功率金属-氧化层-半导体晶体管、 其制造方法及使用方法。
技术介绍
侧向式双重扩散的金属-氧化层-半导体(LDMOS)场效晶体管(MOSFET)是一种被制造成具有共面的漏极与源极区的M0SFET。具有P通道的LDMOS装置可被称为LDPMOS 装置。这些装置通常被使用于高电压应用，且当设计这种LDPMOS装置时，很重要的是让此装置具有很高的崩溃电压(BVD)，同时在操作期间也显现出低特定导通电阻(R。nsp)。通过设计具有低R。nsp与高BVD的LDPMO S装置，可在高电压应用中达到低功率损失。此外，当晶体管在饱和状态时，低R。nsp可促进高漏极电流(Idsat)。当设计这种LDPMOS装置时会遇到的一个问题是，倾向于将BVD最大化的那些方法也倾向于对R。nspA有负面影响，反之亦然。换言之，一种折衷方案(例如，逆关系)是典型地呈现在BVD与R。nsp的最佳化之间。因此，在现有技术中存在有可提供在大BVD与小R。nsp之间的有效折衷的侧向式功率MOSFET配置的需求。
技术实现思路
本专利技术通过提供一种半导体结构来满足此需求，此半导体结构在崩溃电压(BVD) 与特定导通电阻(R。nsp)之间显现出有效的折衷。于此依据一实施例所揭露的本专利技术包含一第一导电型的一衬底，而一外延层形成于衬底上方。一第二导电型的一第一阱区可能形成于外延层中，第二导电型的一第二阱区是类似地形成于外延层中，并与第一阱区隔开。第一导电型的一第三阱区可能形成于第一阱区与第二阱区之间。第一导电型的一场区可能形成于第三阱区的一表面，并与第一和第二阱区隔开，场区具有形成于其一表面上并延伸进入场区的一第一导电型态的漏极区。本专利技术的另一实施例更包含第二导电型的一埋入区，其形成于外延层中并延伸进入衬底。依据本实施例，第一阱区从外延层的一表面延伸至埋入区的一上部范围(例如表面)，第一阱区覆盖于埋入区的一部分上并侧向延伸超过埋入区(例如通过埋入区的右范围)。本实施例的第二阱区也从外延层的表面延伸至埋入区上部范围，覆盖埋入区的一部分，并侧向延伸超过埋入区(例如通过埋入区的左范围)。场区与埋入区隔开。虽然为了利用功能说明在表述上的流畅性而已经或即将说明本专利技术的设备与方法，但是可以很清楚理解到以下的权利要求，除非特别表示，否则不应被解释成受限于「手段」或「步骤」限定的组成，但将取决于由以下权利要求在等同定义的意思与等效设计的完整范畴。在此说明或参考的任何特征或其组合包含在本专利技术的范畴之内，只要从上下文、 说明书及熟习本项技术的人可清楚理解包含在任何这种组合的这些特征并不会有不一致的现象即可。此外，所说明或参考的任何特征或其组合，可能特别排除在本专利技术的任何实施例以外。为了总结本专利技术的目的，以下将说明并提及本专利技术的某些实施例、优点与崭新的特征。当然，我们应理解到在本专利技术的任何特定实施例，并不需要将所有这些实施例、优点或特征予以具体化。本专利技术的额外优点及实施例将从以下的详细说明及权利要求而得以更显清楚。 为让本专利技术的上述内容能更明显易懂，下文特举一较佳实施例，并结合附图，作详细说明如下附图说明图1是现有技术的侧向式双重扩散的P通道金属-氧化层-半导体(LDPMOS)结构的第一示例剖面图；图2是现有技术的LDPMOS结构的第二示例剖面图；图3是依据本专利技术所制造的LDPMOS结构剖面图；图4是显示依据本专利技术的LDPMOS结构的制造方法的实施例流程图；图5A是显示在注入N型隐埋层于P型衬底之后，在早期阶段用以制造一批半导体结构的剖面图5B是显示沉积P型外延层在图5A的结构上方的结果的剖面图； 图5C是描绘在图5B的结构中形成N与P阱的效应的剖面图； 图5D是显示在图5C的结构的一部分形成P场域的结果的剖面图； 图5E是具有氮化硅层图案表面的第5D图的结构剖面图； 图5F是在形成场氧化层(FOX)区于其表面上以后5D的结构剖面图； 图5G是显示在图5F的结构上形成高电压栅极结构的结果剖面图； 图5H是证明在图5G的结构上执行P与N型注入的结果的剖面图；以及图51是显示被应用至图5H的结构的金属层、通道及保护层的剖面图。主要组件符号说明100 =P型衬底 105 =N型隐埋层(NBL) 110 :P型外延层 115 :N 型阱(N-well) 120 :N 型阱(N-well) 125 第一 P阱 140 漏极(Drain)145场氧化层(FOX)146场氧化层(FOX)147场氧化层(FOX) 155 =P 型阱(P-well)160:N+/N-区161:P+/P"区162源极165 中间介电层(ILD)6205N型隐埋层(NBL)215第一 N阱220第二 N阱225第一 P阱230P场域240漏极246场氧化层(FOX)245场氧化层(FOX)247场氧化层(FOX)255P 型阱(P-well)260N+/N-区261P+/P-区262源极265中间介电层(ILD)305N型隐埋层(NBL)315第一 N阱320第一 N阱325第一 P阱330氮化硅335P场域340漏极/漏极区345第一 FOX区346第二 FOX区347第三FOX区350栅极电极351薄区域355第二 P阱360N+/N-区361P+/P-区362源极/源极区365层间介电层370、380 通道375第一金属层385第二金属层390保护层400-455 步骤具体实施例方式现在，本专利技术的实施例将被说明并显示在附图中，其实例应被解释成配合某些实施例调整，而在关于每个实例的其它实施例中并非是如此。在某些实施例中，在附图中与说明书中所使用的类似或相同的附图标记表示相同、类似或相似的组件及/或组件，而依据其它实施例的相同的用法应不是如此。依据某些实施例，方向用语(例如，上、下、左、右、上升、下降、在上方、在上面、在下方、在下面、在后面与在前面)的使用应按照字面解释，而于其它实施例的相同用法应不是如此。本专利技术可能配合传统上所使用的各种集成电路制造及其它技术来实现，而为了需要提供对本专利技术的理解，于此只有包含通常被实现的如此多的工艺步骤。本专利技术一般具有在半导体装置与工艺领域的适用性。然而，为了说明的目的，下述说明是关于侧向式双重扩散场效应管(MOSFET)及其相关的使用方法及制造方法。尤其，请参见附图，图1与2是现有技术的侧向式双重扩散P通道金属-氧化层-半导体(LDPMOS)场效晶体管的剖面图。在图1获得一种相当良好的崩溃电压(BVD)， 所牺牲的是无法接受的大型特定导通电阻(R。nsp)。另一方面，当如图2那样改良R。ns时，倾向于牺牲较小的BVD。依据本专利技术实施例的图3的装置包含P型衬底100，在其中形成N型隐埋层 (NBL) 3050 P型外延层110覆盖在衬底100与NBL 305上面，外延层110具有形成于其中的第一与第二 N阱315与320。第一 P阱325配置于第一与第二 N阱315与320之间，而第二 P阱355配置成邻近第二 N阱320并背对第一 P阱325。第一、第二与第三场氧化层(FOX) 区345、346与347覆盖在两个N阱315与320与两个P阱325与355上面，第一与第二 FOX 区345与346互相分离，而第一与第三FOX本文档来自技高网...

【技术保护点】
１．一种半导体结构，包含：一第一导电型的一衬底；一外延层，形成于该衬底上方；一第二导电型的一第一阱区，形成于该外延层中；该第二导电型的一第二阱区，形成于该外延层中并与该第一阱区隔开；该第一导电型的一第三阱区，形成于该第一阱区与该第二阱区之间；该第一导电型的一场区，形成于该第三阱区的一表面中，并与该第一阱区及该第二阱区隔开；以及该第一导电型的一漏极区，形成于该场区的一表面中并延伸进入该场区。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄胤富，锺淼钧，连士进，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71