改善半导体器件的截止漏电流发散的方法技术

本发明专利技术提出了一种改善半导体器件的截止漏电流发散的方法，包括步骤，提供一衬底，所述衬底上形成有I/O?NMOS器件和核心NMOS器件；仅在所述核心NMOS器件的表面形成一层应力层；实施退火工艺。根据本发明专利技术，能够效地克服NMOS器件采用应力记忆技术后Ioff发散的问题。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及改善半导体器件的截止漏电流发散的方 法。
技术介绍
集成电路的制造需要根据指定的电路布局在给定的芯片区域上形成大量的电路 元件。考虑到操作速度、耗电量及成本效率的优异特性，CMOS技术目前是最有前景的用于制 造复杂电路的方法之一。在使用CMOS技术制造复杂的集成电路时，有数百万个晶体管(例 如，N沟道晶体管与P沟道晶体管)形成于包含结晶半导体层的衬底上。不论所研究的是N 沟道晶体管还是P沟道晶体管，MOS晶体管都含有所谓的PN结，PN结由以下两者的界面形 成高浓度掺杂的漏极/源极区、以及配置于该漏极区与该源极区之间的反向掺杂沟道。用形成于沟道区附近且通过薄绝缘层而与该沟道区分隔的栅极电极来控制沟道 区的导电率，例如控制导电沟道的驱动电流能力。当在栅极电极上施加适当的控制电压形 成导电沟道后，沟道区的导电率取决于掺杂浓度和多数电荷载流子的迁移率。对于沟道区 在晶体管宽度方向的给定延伸部分而言，沟道区的导电率取决于源极区与漏极区之间的距 离，该距离也被称作沟道长度。因此，沟道区的导电率是决定MOS晶体管效能的主要因素。 因此，减小沟道长度以及减小与本文档来自技高网...

【技术保护点】
１．一种改善半导体器件的截止漏电流发散的方法，包括步骤，提供一衬底，所述衬底上形成有Ｉ／Ｏ　ＮＭＯＳ器件和核心ＮＭＯＳ器件；仅在所述核心ＮＭＯＳ器件的表面形成一层应力层；实施退火工艺。

【技术特征摘要】

【专利技术属性】
技术研发人员：王媛，叶好华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31