一种漏电流的测试版图、检测结构及其检测方法技术

本发明专利技术提供一种漏电流的测试版图、检测结构及其检测方法，该测试版图模块包括在工艺流程前段形成的M个PN结二极管漏电流测试单元与位于金属层的经典漏电流测试单元相并联电路，该PN结二极管的P端接高电位，该PN结二极管的N端接低电位；该M个PN结二极管的结面积是不同的，且每一个并接的回路均由不同的开关控制，其中，M为大于等于1的正整数；该方法通过把前段工艺中形成的PN结二极管与经典金属漏电流测试结构并联进行漏电流测试，不仅可以缩小金属层漏电流测试所需的版图面积，还可以进一步提高漏电流量测的精度。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造
，尤其涉及CMOS半导体器件工艺；更具 体地说，涉及一种金属层漏电流的测试版图、检测结构及其检测方法。
技术介绍
随着半导体制造技术的不断发展，特征尺寸越来越小，对测试方法的要求也越来 越高。例如，在后段工艺的金属层形成后，需要对金属层内的相邻图形或线条进行漏电流测 试，以确保相邻图形或线条间没有短路等问题出现。 请参阅图1，图1所示为现有技术中金属层漏电流测试版图和测试结构版图横截 面示意图。如图1所示，由于金属层的漏电属于微小电流，单一的测试结构（版图中小方 块）得到的电流值很小，甚至在测试设备的量测最小精度之外；因此需要将多个测试结构 并联起来以增大总电流量，最后通过计算得到单个测试单元的漏电量。 如图1所示，将测试版图中的测试单元的细节放大可以发现，现有技术采用的测 试结构通常为两组分离的梳状结构交错形成。在测试时，一组接高低位，另外一组接低点 位。从图1右边部分的横截面示意图也可以看到第一金属层的两组图形交错排列，一旦有 任何两根相邻的金属线条发生短路，即可以测试到很大的漏电流。 然而，在实际应用中，这些用来监控工艺是否存在短路缺陷的测试版图结构都是 放置在晶圆上芯片与芯片之间的空余位置，随着芯片尺寸越来越小，为了有效地量测到漏 电流，图1中测试版图中的测试单元数量的需要则变得越来越多。本领域人员清楚，测试版 图中的测试单元数量的增加，这就需要预留更多的空余位置来放置这些测试结构，而这一 点恰好是无法实现的，因为刚好相反，集成电路技术的发展要求晶圆上的空余面积不断减 少，以腾出更多的空间排布产品芯片，以提高产出芯片的数量。 因此，如何在减小漏电流测试版图面积的情况下得到高精度的漏电流测试结果， 成为了目前业界一个急需解决的问题。
技术实现思路
本专利技术的目的在于克服传统方法中金属层漏电流检测精度不高和所需版图面积 过大的问题，提出了一种新的漏电流的测试版图、检测结构及其检测方法，该方法利用了前 段工艺PN结二极管与金属漏电流测试结构并联进行金属漏电流测试，可以解决金属层测 试结构版图面积过大的问题，同时，利用了 PN结二极管漏电流特性稳定的特点，可以使金 属层漏电流的检测精度得到大幅提高。 为实现上述目的，本专利技术的技术方案如下： -种金属层漏电流的检测结构，包括测试版图模块、测试模块和计算模块；其中， 所述测试版图模块包括在工艺流程前段形成的M个PN结二极管漏电流测试单元与位于金 属层的经典漏电流测试单元相并联，所述PN结二极管的P端接高电位，所述PN结二极管的 N端接低电位；所述M个PN结二极管的结面积是不同的，且每一个并接的回路均由不同的 开关控制，其中，M为大于等于1的正整数；所述测试模块用于检测所述测试版图模块漏电 流、各个所述PN结二极管漏电流和各个所述PN结二极管分别与所述PN结二极管并联后的 漏电流；所述计算模块，用于根据所述测试版图模块漏电流、各个所述PN结二极管漏电流、 各个所述PN结二极管分别与所述PN结二极管并联后的漏电流以及它们间的结果关系，通 过计算得到所需的金属层漏电流。 优选地，所述的M为2,两个所述PN结二极管设置在具有经典漏电流测试单元的所 述金属层的下层结构中；所述两个不同结面积的PN结二极管的形成过程如下： 首先，将衬底进行离子注入以形成N型阱；然后，在所述N型阱中注入形成两个不 同的P型阱和高浓度的P型接触点；接下来，在两个不同的P型阱间通过离子注入形成高浓 度的N型接触点；最后，把所述高浓度N型接触点通过通孔与所述金属层中经典漏电流测试 单元中的金属线进行连接，完成与PN结二极管的并联；其中，所述连接中高浓度P型接触点 与所述金属层的高电位端相连，所述高浓度N型接触点与所述金属层低电位端相连。 为实现上述目的，本专利技术还提供技术方案如下： -种金属层漏电流的测试版图模块，用于检测所需金属层的漏电流；其包括在工 艺流程前段形成的M个PN结二极管漏电流测试单元与位于金属层的经典漏电流测试单元 相并联，所述PN结二极管的P端接高电位，所述PN结二极管的N端接低电位；所述M个PN 结二极管的结面积是不同的，且每一个并接的回路均由不同的开关控制，其中，M为大于等 于1的正整数。 为实现上述目的，本专利技术又提供技术方案如下： -种采用上述金属层漏电流检测结构的检测方法，其中，所述PN结二极管的个数 为1，该方法包括如下步骤： 步骤Sl :检测所述PN结二极管的单独漏电流； 步骤S2 :检测所述PN结二极管与位于金属层的经典漏电流测试单元相并联的漏 电流，即检测所述测试版图模块的漏电流； 步骤S3 :将所述测试版图模块的漏电流减去结二极管的单独漏电流，以得到的所 述金属层漏电流结果。 为实现上述目的，本专利技术更提供技术方案如下： -种采用上述金属层漏电流检测结构的检测方法，其中，M为大于等于2,即所述 PN结二极管的个数为多个；该方法包括如下步骤： 步骤Sl :分别检测M个PN结二极管的单独漏电流； 步骤S2 :分别检测M个PN结二极管与位于金属层的经典漏电流测试单元相并联 的漏电流，然后，分别减去步骤Sl中检测到的M个PN结二极管的单独漏电流，得到M个金 属层第一漏电流值； 步骤S3 :检测所述测试版图模块的漏电流； 步骤S4 :将所述测试版图模块的漏电流减去步骤Sl中检测到的M个PN结二极管 的单独漏电流，得到金属层的第二漏电流值； 步骤S5 :将所述M个金属层第一漏电流值和金属层的第二漏电流值求平均值，得 到最终的金属层漏电流值。 从上述技术方案可以看出，上述本专利技术提出的金属层漏电流的这种测试方法，由 于PN结二极管的漏电流为金属层漏电流的10倍左右，占总电流的绝大部分，且PN结的形 成过程只由半导体制造工艺中的离子注入和热退火这种精密控制的工艺决定，因此，PN结 漏电流的测量结果非常稳定，受量测条件的影响很小。因此，基于这些原因，上述并联量测 和PN结单独量测的结果十分可靠，最后得到数值较小的金属层漏电流的误差也会非常小。 很明显，应用本专利技术的方案，不仅可以缩小所需的版图面积，还可以进一步提高漏 电流量测的精度，即通过把前段工艺中形成的PN结二极管与金属漏电流测试结构并联进 行漏电流测试，不仅可以缩小金属层漏电流测试所需的版图面积，还可以进一步提高漏电 流量测的精度。【附图说明】 图1所示为现有技术中金属层漏电流测试版图和横截面示意图 图2所示为本专利技术金属层漏电流测试结构版图、电路图和测试结构版图横截面示 意图【具体实施方式】 下面结合附图，对本专利技术的【具体实施方式】作进一步的详细说明。 需要说明的是，同现有技术相同的是，本专利技术提出的技术方案需要将多个测试 结构并联起来以增大总电流量，最后通过计算得到单个测试单元的漏电量，但与现有技术 不同的是，并联起来多个测试结构包括一个或多个前段工艺中形成的PN结二极管，也就是 说，关键点在于把前段工艺中形成的PN结二极管与经典金属层漏电流测试结构（该测试 结构位于金属层中）并联进行漏电流测试，不仅可以缩小金属层漏电流测试所需的版图面 积，还可以进一步提高漏电流量测的精度。 本专利技术的金属层漏电流的检测结构，通常包括测试版图模块、测试模块和计算模 块。测试版图模块本文档来自技高网...

【技术保护点】
一种金属层漏电流的检测结构，包括测试版图模块、测试模块和计算模块；其特征在于，所述测试版图模块包括在工艺流程前段形成的M个PN结二极管漏电流测试单元与位于金属层的经典漏电流测试单元相并联电路，所述PN结二极管的P端接高电位，所述PN结二极管的N端接低电位；所述M个PN结二极管的结面积是不同的，且每一个并接的回路均由不同的开关控制，其中，M为大于等于1的正整数；所述测试模块用于检测所述测试版图模块漏电流、各个所述PN结二极管漏电流和各个所述PN结二极管分别与所述PN结二极管并联后的漏电流；所述计算模块，用于根据所述测试版图模块漏电流、各个所述PN结二极管漏电流、各个所述PN结二极管分别与所述PN结二极管并联后的漏电流以及它们间的结果关系，通过计算得到所需的金属层漏电流。

【技术特征摘要】

【专利技术属性】
技术研发人员：罗飞，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31