半导体器件和使用应力记忆技术工艺制造半导体器件的方法技术

本发明专利技术公开了一种使用SMT工艺制造半导体器件的方法，包括：在半导体衬底上形成栅氧化层和栅极；沉积侧墙氧化层和侧墙氮化硅层，并对侧墙氮化硅层进行刻蚀；在PMOS区域上形成PR层，进行N+离子注入；以PR层为掩膜，去除NMOS区域上的侧墙氧化层；去除PMOS区域上的PR层；在NMOS区域上形成PR层，进行P+离子注入，去除NMOS区域的PR层；形成缓冲氧化层和高应力氮化硅层；去除PMOS区域上的高应力氮化硅层；进行尖峰退火工艺；去除NMOS区域上的高应力氮化硅层。本发明专利技术还公开了一种半导体器件。通过使用本发明专利技术所提供的半导体器件和方法，可改善半导体器件的电学性能，提高半导体器件的良率，降低制造成本。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种半导体器件和使用应力记忆技术 (SMT, Stress Memorization Technology)工艺制造半导体器件的方法。
技术介绍
在现有的半导体制造工艺中，引入了一种应力记忆技术(SMT， StressMemorization Technology)工艺，用于源极/漏极(S/D)离子注入步骤后，以诱发应 力于金属氧化物半导体场效应管(MOSFET)的沟道区域，借此改善所制造的元器件的电学 特性。在传统的SMT工艺中，通常采用沉积应力层及S/D退火工艺，以诱发应力于衬底 中，即通过S/D退火工艺使位于应力顶盖层(stress capping layer)下层的多晶硅栅极再 结晶，从而改善N沟道金属氧化物半导体场效应管(NM0SFET，以下简称NM0S)的电学性能。 上述的应力层将在后续工艺前移除。图1为现有技术中的SMT工艺的流程图。图2A 图2G为现有技术中的SMT工艺 的示意图。结合图1、图2A 图2G所示，现有技术中的SMT工艺包括如下所述的步骤步骤101，在半导体衬底上形成栅氧化层和栅极。如图2A所示，在本步骤中，首先可在本文档来自技高网...

【技术保护点】
１．一种使用应力记忆技术工艺制造半导体器件的方法，该方法包括：在具有ＰＭＯＳ区域和ＮＭＯＳ区域的半导体衬底上形成栅氧化层和栅极；在所述栅氧化层和栅极上依次沉积侧墙氧化层和侧墙氮化硅层，并对侧墙氮化硅层进行垂直于半导体衬底表面方向的定向刻蚀；在ＰＭＯＳ区域上形成光刻胶层，对ＮＭＯＳ区域进行Ｎ＋离子注入工艺；以所述光刻胶层为掩膜，去除ＮＭＯＳ区域上的侧墙氧化层；去除ＰＭＯＳ区域上的光刻胶层；在ＮＭＯＳ区域上形成光刻胶层，对ＰＭＯＳ区域进行Ｐ＋离子注入工艺；去除ＮＭＯＳ区域的光刻胶层；在ＰＭＯＳ区域和ＮＭＯＳ区域上形成缓冲氧化层和高应力氮化硅层；去除ＰＭＯＳ区域上的高应力氮化硅层；进行尖峰退火工艺；...

【技术特征摘要】

【专利技术属性】
技术研发人员：周地宝，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31