基于无衬结标准单元库的衬结单元插入方法技术

本发明专利技术中公开了一种基于无衬结标准单元库的衬结单元插入方法，该方法包括：获取平面布置图中的所有硬模块的预设原点在该平面布置图中的实际位置；根据所获取的各个硬模块的预设原点在平面布置图中的实际位置，确定各个所需插入的衬结单元的位置坐标以及窗口大小；根据所确定的各个所需插入衬结单元的位置坐标以及窗口大小，插入所需的衬结单元；在离位于芯片最外侧的硬模块阵列的未插入衬结单元的一侧的预设距离处插入一列衬结单元。通过使用上述的衬结单元插入方法，可自动完成衬结单元的插入过程，降低系统的维护成本和制造成本。

【技术实现步骤摘要】

本专利技术涉及半导体元器件的制造技术，尤其是指一种基于无衬结标准单元库 (tapless standard cell library)的入力
技术介绍
为了克服多芯片集成系统所产生的一些系统性能提升问题，在20世纪90年代提 出了片上系统(SOC，System On Chip)的技术，从而通过以嵌入式系统为核心的手段，提高 芯片集成的系统功能以获得更高的系统性能。随着集成电路技术的不断发展，SOC设计已成为集成电路设计的发展方向。在SOC 芯片中，集成了大量的微处理器、数字信号处理器(DSP)、模/数转换器(ADC)、数/模转换 器(DAC)、模拟滤波器、存储器及射频(RF)单元等各种器件，使得芯片的设计规模远远超过 了以往的设计规模，其片内通讯及接口的复杂程度也大大提高，使其设计的难度和复杂度 都达到了前所未有的程度。现有技术中在使用数字方法进行逻辑综合实现复杂SOC设计的过程中，为了提高 设计效率，一般可使用无衬结标准单元库来实现SOC设计。在使用上述的无衬结标准单元 库设计相应器件的平面布置图(floorplan)时，由于平面布置图上一般既需要设置一个或 多个硬模块，也需要设置多个标准单元或由多个标准单元组成的单元列(cell row)，且硬 模块一般均为体积较大的模块，不同类型的硬模块的高度和宽度并不一致，因此，在实际设 计过程中，一般都先在平面布置图中预先设定的位置设置所需的各个硬模块阵列(例如， 一般都将硬模块阵列设置在平面布置图中靠近边缘或边角的位置)，每个硬模块阵列中包 括一个或多个硬模块；然后再在平面布置图中未设置硬模块阵列的其它位置设置各个标准 单元或单元列。由于各个硬模块之间一般都间隔一定的距离，因此在各个硬模块空隙之间 也会设置相应的标注单元。另外，由于无衬结标准单元库中的各个标准单元中均未设置相应的衬结单元，因 此，在完成标注单元的设置之后，还必须每隔固定的距离设置一列衬结单元(welltie)，使 得各个标注单元在规定的距离内(例如，30μπι)均可找到可供使用的welltie，以实现该硬 模块中的衬底/衬井(substrate/well)与电源/接地(power/ground)之间的连接。然而， 随着现有技术中所需SOC规模的日益增大，芯片中所使用的各种硬模块，例如，嵌入式存储 器SRAM等的数量越来越多，种类也越来越多，而且各种硬模块的大小并不相同，各种硬模 块在芯片上的位置也将随着设计需要而发生改变，并不是固定不变的。因此，如果预先从某 一个固定点开始，仅按照固定步长(即间隔)设置welltie，则很难保证芯片中的所有标注 单元块在规定的范围内(例如，30μπι)都能找到可供使用的welltie。例如，如果按照固定 步长设置welltie，则当需要设置一列welltie的位置上恰好设置有一硬模块阵列时，系统 将不会设置相应的welltie，因此，设置于该硬模块阵列与另一相邻硬模块阵列之间的间隙 处的标注单元将无法找到可供使用的welltie。现有技术中，为了解决上述问题，一般所使用的方法是通过常用的物理实现工具自动从指定的起始点开始，按照指定的插入步长在整个芯片中进行相应的衬结插入 (welltie insertion)。在完成上述的衬结插入后，再通过人工的方式对整个芯片进行检 查。如果发现芯片中有标注单元无法找到可供使用的welltie时，则通过减小插入步长的 方式重新进行过量插入，或者针对上述检测出问题的区域单独进行welltie的逐个插入， 以使得芯片中的所有标注单元均可在相应的范围内找到可供使用的welltie。但是，由于上述的衬结插入过程中，需要人工的参与，不能实现完全的自动插入， 从而使得整个衬结插入过程无法实现完全的自动化，增加了维护成本；而且，由于上述检测 必须通过人工完成，因此在上述的检测过程也较容易出现漏检的问题，且检测的时间也比 较长；另外，如果为了使得少数几个标注单元能够找到可供使用的welltie，而减小插入步 长重新进行过量插入，则会增大芯片的面积，从而增加器件的制造成本。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种基于无衬结标准单元库的衬结单元插 入方法，从而自动完成衬结单元的插入过程，降低系统的维护成本和制造成本。为达到上述目的，本专利技术中的技术方案是这样实现的一种，该方法包括获取平面布置图中的所有硬模块的预设原点在该平面布置图中的实际位置；根据所获取的各个硬模块的预设原点在平面布置图中的实际位置，确定各个所需 插入的衬结单元的位置坐标以及窗口大小；根据所确定的各个所需插入衬结单元的位置坐标以及窗口大小，插入所需的衬结 单元；在离位于芯片最外侧的硬模块阵列的未插入衬结单元的一侧的预设距离处插入一列衬结单元。所述获取平面布置图中的所有硬模块的预设原点在该平面布置图中的实际位置 包括获取平面布置图中所有硬模块的实际名称；根据所获取的各硬模块的实际名称，获取所述各个硬模块的预设原点在所述平面 布置图中的实际位置。所述获取平面布置图中所有硬模块的实际名称包括在电子设计自动化工具中执行预先设置的第一脚本，以自动从平面布置图中获取 所有的硬模块的实际名称。所述根据所获取的各个硬模块的预设原点在平面布置图中的实际位置，确定各个 所需插入的衬结单元的位置坐标以及窗口大小包括在电子设计自动化工具中执行预先设置的第二脚本，从而自动根据所获取的各个 硬模块的预设原点在平面布置图中的实际位置，计算与每个硬模块相对应的所需插入衬结 单元的位置坐标以及窗口大小。所述预先设置的第一脚本或第二脚本为采用TCL命令语言编写的自动化脚本。所述根据所获取的各个硬模块的预设原点在平面布置图中的实际位置，确定各个 所需插入的衬结单元的位置坐标以及窗口大包括5将各个硬模块的预设原点在平面布置图中的实际位置中的纵坐标加上一个预设 的偏移值，得到与各个硬模块相对应的各个所需插入衬结单元的位置的纵坐标；将各个硬模块的预设原点在平面布置图中的实际位置中的横坐标作为与各个硬 模块相对应的各个所需插入衬结单元的位置的横坐标；将所需插入的衬结单元的宽度加上一个预设的附加宽度值，从而得到所需插入衬 结单元的窗口的宽度；并将预设的长度值作为所需插入衬结单元的窗口的长度。所述预设的偏移值的取值范围为5 30 μ m ；所述预设的附加宽度值的取值范围为0 5 μ m。所述根据所确定的各个所需插入衬结单元的位置坐标以及窗口大小，插入所需的 衬结单元包括当获得所有的所需插入衬结单元的位置坐标以及窗口大小后，通过使用电子设计 自动化工具，在所获得的各个所需插入衬结单元的位置坐标上，根据窗口的大小，在相应的 窗口中进行衬结插入工艺，插入所需的衬结单元。 所述衬结插入工艺不受预先设定的插入步长的限制。所述的预设距离的取值范围为5 30 μ m。综上可知，本专利技术中提供了一种。在 所述中，由于可自动获取各个硬模块的预设原 点在平面布置图中的实际位置，并确定各个所需插入的衬结单元的位置坐标以及窗口大 小，然后再根据所确定的各个所需插入衬结单元的位置坐标以及窗口大小，插入所需的衬 结单元，因而可自动完成衬结单元的插入过程，降低系统的维护成本和制造成本。附图说明图1为本专利技术中的的流程图。图2为本专利技术中的的本文档来自技高网...

【技术保护点】
１．一种基于无衬结标准单元库的衬结单元插入方法，该方法包括：获取平面布置图中的所有硬模块的预设原点在该平面布置图中的实际位置；根据所获取的各个硬模块的预设原点在平面布置图中的实际位置，确定各个所需插入的衬结单元的位置坐标以及窗口大小；根据所确定的各个所需插入衬结单元的位置坐标以及窗口大小，插入所需的衬结单元；在离位于芯片最外侧的硬模块阵列的未插入衬结单元的一侧的预设距离处插入一列衬结单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：夏克国，丁鸿钧，刘磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31