应力记忆工艺制造技术

本发明专利技术涉及应力记忆工艺，公开一种方法，其包括提供一种包括设置在半导体区域上方的栅极结构的半导体结构。进行离子注入制程，其非晶化邻近该栅极结构的该半导体区域的第一部分及邻近该栅极结构的该半导体区域的第二部分，以使第一非晶区域及第二非晶区域在邻近该栅极结构处形成。进行原子层沉积制程，其在该半导体结构上方沉积具有内部应力的材料层，且选定进行该原子层沉积制程的至少一部分的温度及该原子层沉积制程的至少一部分的持续时间，以使该第一非晶区域及该第二非晶区域在该原子层沉积制程期间重新结晶。

【技术实现步骤摘要】
应力记忆工艺
一般来说，本专利技术涉及集成电路的领域，更特定来说，涉及形成集成电路的方法，其中应力记忆工艺被用于在半导体材料中提供应力。
技术介绍
集成电路包含大量电路组件，其特定来说，包括场效应晶体管。在场效应晶体管中设置有栅电极。栅电极可藉由在栅电极及沟道区域之间提供电性绝缘的栅极绝缘层，而从沟道区域分开。在邻近该沟道区域处，设置有源极区域及漏极区域。沟道区域、源极区域及漏极区域是由半导体材料形成，其中沟道区域的掺杂不同于源极区域及漏极区域的掺杂。取决于施加到栅电极的电压，场效应晶体管可在打开及关闭状态之间切换，其中在打开状态中的沟道区域的电导率大于在关闭状态中的沟道区域的电导率。针对在打开状态中提高通过场效应晶体管的沟道区域的电流，已经提出了在沟道区域中提供弹性应力。拉伸应力可增加在如硅的半导体材料中的电子迁移率。在N沟道晶体管的沟道区域中提供拉伸应力可有助于提高沟道区域的电导率，以得到较大的电流在打开状态中通过场效应晶体管的沟道区域。在如硅的半导体材料中，压缩应力可提高空穴的迁移率，故在P沟道晶体管的沟道区域中提供压缩应力可有助于得到较大的电流在打开状态中通过场效应晶体管的沟道区域。接下来，用于在N沟道晶体管及P沟道晶体管中设置应力沟道区域的方法将参照图1a及1b而描述。图1a显示在制造过程的第一阶段中，半导体结构100的示意性剖视图。半导体结构100包括形成在基板101的半导体区域104中的晶体管组件102及形成在基板101的半导体区域105中的晶体管组件103。沟槽隔离结构106在晶体管组件102及晶体管组件103之间提供电性绝缘，且在晶体管组件102和103及半导体结构100中的其它电路组件(未图标)之间提供电性绝缘。在制造过程中，N沟道晶体管可从晶体管组件102中形成，且P沟道晶体管可从晶体管组件103中形成。半导体区域104及半导体区域105可依据晶体管组件102及晶体管组件103的掺杂方式而掺杂，而晶体管组件102及晶体管组件103的掺杂取决于将要形成的晶体管类型。因此，半导体区域104可为P型掺杂，而半导体区域105可为N型掺杂。其中设置有半导体区域104及半导体区域105的基板可包括如硅的半导体材料。在晶体管组件103中，可设置如硅/锗的应力产生材料层133。由于在应力产生材料层133的材料与基板的材料之间的晶格失配，可在半导体区域105中提供压缩应力。晶体管组件102包括栅极结构107。栅极结构107包括栅电极111。栅电极111包括金属部分110。栅电极111的其它部分可由多晶硅形成。栅极绝缘层109将栅电极111从半导体区域104中分开。在栅电极111的顶表面上，可设置盖帽层112。邻近栅电极111处可设置二氧化硅侧壁间隔件118，其可藉由包含氮化硅的衬垫层117而从栅电极111中分开。类似地，晶体管组件103包括栅极结构108，该栅极结构108包括具有金属部分114、栅极绝缘层113、二氧化硅侧壁间隔件120及衬垫层119的栅电极115。此外，在栅电极115的顶表面上，可设置盖帽层116。在邻近于晶体管组件102的栅极结构107处，可设置源极延伸区123及漏极延伸区124。源极延伸区123及漏极延伸区124可为N掺杂。另外，可设置可为P掺杂的晕区127及晕区128。晶体管组件103可包括可为P掺杂的源极延伸区125及漏极延伸区126，以及可包括可为N掺杂的晕区129及晕区130。如上所述，应力产生材料层133可在P沟道晶体管组件103的沟道区域中提供压缩应力。在N沟道晶体管组件102的沟道区域中可提供拉伸应力。为了达到此目的，可使用将要在以下所描述的应力记忆工艺。非晶区域131可形成在栅极结构107的源极侧上，并且非晶区域132可形成在栅极结构107的漏极侧上。为了形成非晶区域131及非晶区域132，可进行离子注入制程，非掺杂元素(如氙或锗)的离子被注入进半导体结构的100内。在半导体区域104中半导体材料带有离子的放射可能会使原子从它们在晶格中的位置移位放射，使得半导体材料的结晶秩序受到破坏。栅极结构107下方的半导体区域104的部分可由栅极结构107保护而免于离子的放射，故非晶区域131及非晶区域132可藉由栅极结构107下方基本上结晶的区域而彼此分开。非晶区域131及非晶区域132的深度可藉由适当选定使用于离子注入制程中的离子能量而控制。在形成非晶区域131及非晶区域132之后，可在半导体结构100上方形成包含二氧化硅的衬垫层121及受应力的氮化硅层122。衬垫层121及受应力的氮化硅层122可借助化学气相沉积及/或等离子体增强化学气相沉积的手段而形成。用于形成受应力的氮化硅层122的沉积制程参数可适配，以在受应力的氮化硅层122中得到拉伸应力。由受应力的氮化硅层122提供的拉伸应力可在基板101的半导体材料的部分中产生拉伸应力。特别是，可在非晶区域131及非晶区域132中产生拉伸应力。图1b显示在制造过程的稍后阶段中的半导体结构100的示意性剖视图。在受应力的氮化硅层122形成之后，可进行用于使非晶区域131及非晶区域132重新结晶的退火制程。该退火制程是在受应力的氮化硅层122形成完成后进行。既然，非晶区域131及非晶区域132的重新结晶发生在存在有由受应力的氮化硅层122所提供的拉伸应力的情况下，拉伸应力可影响在重新结晶制程中得到的晶格结构。因此，可在晶体管组件102的栅极结构107的源极侧及漏极侧上设置应力区域138及应力区域139。应力区域138及应力区域139可在晶体管组件102的沟道区域中提供拉伸应力。此后，可进行各向异性刻蚀制程，以从受应力的氮化硅层122的部分中在邻接栅极结构107处形成侧壁间隔件140，及在邻接栅极结构108处形成侧壁间隔件141的。然后，可进行离子注入制程，以在晶体管组件102中形成N掺杂源极区134及N掺杂漏极区135，且在晶体管组件108中形成P掺杂源极区136及P掺杂漏极区137。此后，可去除未受栅极结构107及栅极结构108的侧壁间隔件140、侧壁间隔件141、盖帽层112及盖帽层116所覆盖的衬垫层121的部分，并且可在晶体管组件102及晶体管组件103的源极区域、漏极区域及栅电极中形成硅化部分142、硅化部分143、硅化部分144、硅化部分145、硅化部分146及硅化部分147。而应力区域138及应力区域139甚至可在去除受应力氮化硅层122的部分之后保持其内部应力，因此保持从晶体管组件102中形成的晶体管的沟道区域中的拉伸应力，而该等被去除的氮化硅层122的部分是不同于该等侧壁间隔件140及侧壁间隔件141可由其所形成的部分。这种效应被称为“应力记忆“。在从晶体管组件103中形成的晶体管的沟道区域中的应力可基本上相当于是由应力产生层133所提供的，故可在晶体管组件103中形成的晶体管的沟道区域中得到压缩应力。以上描述的应力记忆工艺问题为用于形成受应力氮化硅层122的化学气相沉积及等离子体增强化学气相沉积工艺可能受到负荷的影响，其中受应力氮化硅层122的厚度取决于相邻晶体管组件之间的间距。这可能会导致如单间距及双间距的晶体管器件的不同间距的晶体管之间的阈值电压改变。这可对在半导体结构100中形成的集成本文档来自技高网...

【技术保护点】
一种方法，其包括：提供一种半导体结构，其包括设置在半导体区域上方的栅极结构；进行离子注入制程，其非晶化邻近该栅极结构的该半导体区域的第一部分及邻近该栅极结构的该半导体区域的第二部分，以使第一非晶区域及第二非晶区域在邻近该栅极结构处形成；以及进行原子层沉积制程，其在该半导体结构上方沉积具有内部应力的材料层，且选定进行该原子层沉积制程的至少一部分的温度及该原子层沉积制程的至少一部分的持续时间，以使该第一非晶区域及该第二非晶区域在该原子层沉积制程期间重新结晶。

【技术特征摘要】
2013.03.04 US 13/783,6851.一种形成集成电路的方法，其包括：提供一种半导体结构，其包括设置在半导体区域上方的栅极结构；进行离子注入制程，其非晶化邻近该栅极结构的该半导体区域的第一部分及邻近该栅极结构的该半导体区域的第二部分，以使第一非晶区域及第二非晶区域在邻近该栅极结构处形成；以及进行原子层沉积制程，其在该半导体结构上方沉积具有内部应力的材料层，该原子层沉积制程包含第一部分及第二部分，该原子层沉积制程的该第一部分在400℃至450℃的温度范围内进行，其中基本上该第一非晶区域和该第二非晶区域不会发生重新结晶，该原子层沉积制程的该第一部分形成具有内部应力的该材料层的第一部分，该原子层沉积制程的该第二部分在500℃至700℃的温度范围内进行且形成具有内部应力的该材料层的第二部分，且选定进行该原子层沉积制程的该第二部分的该温度及该原子层沉积制程的该第二部分的持续时间，以使该第一非晶区域及该第二非晶区域在该原子层沉积制程的该第二部分的期间重新结晶；其中，各个该原子层沉积制程的该第一部分和该原子层沉积制程的该第二部分包括：交替供应包含硅的第一前驱体及包含氮的第二前驱体给该半导体结构的表面，其中，该第一前驱体包含一氯甲硅烷、三氯硅烷及四氯硅烷中的至少其中一种，且其中，该第二前驱体包含肼。2.如权利要求1所述的方法，其中，该第一非晶区域及该第二非晶区域在该原子层沉积制程的该第二部分的期间基本上完全地重新结晶。3.如权利要求2所述的方法，其中，该第一非晶区域及该第二非晶区域的重新结晶在邻近该栅极结构处形成第一应力区域及第二应力区域，该第一应力区域及该第二应力区域具有内部应力。4.如权利要求3所述的方法，其中，由该原子层沉积制程所沉积的该材料层的内部应力为拉伸应力，且其中，该第一应力区域及该第二应力区域的内部应力为拉伸应力。5.如权利要求1所述的方法，其中，通过该原子层沉积制程沉积的该材料层包括氮化硅。6.如权利要求1所述的方法，其中，该离子注入制程包括以惰性气体及来自元素周期表中碳族的元素的至少其中一种的离子放射该半导体结构。7.如权利要求6所述的方法，其中，该离子注入制程还包括以氟及氮的至少其中一种的离子放射该半导体结构。8.如权利要求1所述的方法，其中，该栅极结构包括：栅电极，设置在该半导体区域上方；栅极绝缘层，设置在该半导体区域及该栅电极之间；以及第一侧壁间隔件，形成在该栅电极的侧壁。9.如权利要求8所述的方法，其中，该栅极绝缘层包括具有介电常数大于二氧化硅介电常数的高k材料，且该栅电极包括金属。10.如权利要求8所述的方法，还包括：在进行该原子层沉积制程之前，于邻近该栅极结构处形成延伸的源极区域及延伸的漏极区域，形成该延伸的源极区域及该延伸的漏极区域包括注入掺杂物材料的离子；以及在进行该原子层沉积制程之后，进行各向异性蚀刻制程，该各向异性蚀刻制程从在该原子层沉积制程所沉积的该材料层中于该栅极结构的侧壁形成第二侧壁间隔件，且于邻近该栅极结构处形成源极区域及漏极区域，形成该源极区域及该漏极区域包括将...

【专利技术属性】
技术研发人员：J·亨治尔，S·弗莱克豪斯基，R·里克特，N·萨赛特，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY