【技术实现步骤摘要】
本专利技术通常涉及半导体器件技术。更具体而言，涉及一种通过掺杂注入调整半导 体器件阈值电压的方法。
技术介绍
在半导体工艺中，金属氧化半导体(MOS)管的阈值电压Vt等于栅堆叠底部和源极 在一起时形成沟道需要的栅极对源极的偏置电压。如果栅极对源极偏置电压小于阈值电 压，就没有沟道。一个特定的晶体管的阈值电压和很多因素有关，包括栅堆叠底部的掺杂， 电介质的厚度，栅极材质和电介质中的过剩电荷等等。栅堆叠底部的掺杂是决定阈值电压的主要因素，MOS管的底部掺杂能通过在栅堆 叠表面下的稍微的离子注入来调整。这种离子注入被叫做阈值调整注入，或Vt调整注入。目前传统的Vt调整注入方法例如可以通过掺杂注入完成的，即通过在栅堆叠下 面的衬底中形成合适的掺杂区，从而实现对半导体阈值电压的调整。但是现有掺杂注入的 方式，在衬底中形成掺杂区通常会将掺杂剂不当地引入源极区和漏极区，掺杂区分布与源/ 漏极区的掺杂重叠，引起金属氧化半导体场效应晶体管(MOSFET)器件中的带-带泄漏电流 和源-漏结电容增加，从而导致器件性能的下降。因此，为了在调整半导体器件阈值电压的同时提供高性能半导体器件...
【技术保护点】
１．一种调整半导体器件阈值电压的方法，所述方法包括：ａ）在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和漏极区之间的栅堆叠、在所述栅堆叠侧壁形成的侧墙以及覆盖所述源极区和漏极区的内层介电层，所述栅堆叠包括伪栅极介质层和伪栅极；ｂ）去除所述伪栅极，暴露所述伪栅极介质层以形成开口；ｃ）从所述开口对衬底进行离子注入，以形成用于调整半导体器件的阈值电压的掺杂区，所述掺杂区的形成深度小于１０纳米；ｄ）去除所述伪栅极介质层；ｅ）进行热退火，以激活所述掺杂区的掺杂；以及ｆ）在所述开口中沉积栅极介质层和金属栅极，所述栅极介质层覆盖所述侧墙的内壁。
【技术特征摘要】
【专利技术属性】
技术研发人员：尹海洲，骆志炯，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。