集成电路电感及其制作方法技术

技术编号:6989596 阅读:183 留言:0更新日期:2012-04-11 18:40
一种集成电路电感,包括:半导体衬底;半导体衬底上的介电层,所述介电层中形成有介电层空腔,介电层空腔深度小于介电层厚度;介电层上形成有集成电路电感,所述集成电路电感的位置与位于介电层中介电层空腔位置相对应。相应的,本发明专利技术还提供了一种集成电路电感的制作方法,包括:提供半导体衬底;在所述半导体衬底上形成介电层,所述介电层中形成有牺牲层,所述牺牲层厚度小于介电层的厚度;在介电层上形成集成电路电感,所述集成电路电感位置与牺牲层位置相对应;移除所述牺牲层,形成介电层空腔。所述介电层空腔可以降低集成电路电感下方介电材料的介电系数,减小寄生电容,从而提高了集成电路电感的品质因子。

【技术实现步骤摘要】

本专利技术涉及半导体
,更具体的,本专利技术涉及。
技术介绍
集成电路即IC技术的不断进步,集成在同一芯片上的元器件数量已从最初的几 十几百个进化到现在的数以百万计。目前IC的性能和复杂度远非当初所能想象。为了达 到复杂度和电路密度的要求(即集成到确定区域内的器件数量),最小的特征尺寸,也就 是公知的器件的“几何线宽”随着工艺技术的革新而越来越小。如今,半导体器件的最小线 宽已经小于0. 25微米。不断增加的电路密度不仅提高了 IC的性能和复杂程度,同时还给客户带来更低 成本的部件。一套集成电路生产设备可能要花费几亿甚至几十亿美元。而每个生产设备的 产率是一定的,硅片上的IC数量也是确定的,因此,通过减小IC上每个器件的特征尺寸,就 可以在同一硅片上制作出更多的器件,从而提高了整个产线的产量。但是,制作小尺寸器件 是一件非常具有挑战性的工作,因为IC制造的每一工艺都有工艺极限,而且,每个制程只 适用于确定的特征尺寸。一直以来,集成电路的制造都是由专门的代工厂完成的,无生产线的芯片公司负 责设计集成电路。集成电路通过掩模版完成图形转移并进行制造。诸如中芯国际之类的芯 片代工厂本文档来自技高网...

【技术保护点】
一种集成电路电感的制作方法,包括:提供半导体衬底;在所述半导体衬底上形成介电层,所述介电层中形成有牺牲层,所述牺牲层厚度小于介电层的厚度;在介电层上形成集成电路电感,所述集成电路电感位置与牺牲层位置相对应;移除所述牺牲层,形成介电层空腔。

【技术特征摘要】

【专利技术属性】
技术研发人员:陈真林永锋黄琳
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1