叠层电路基板、粘结片及它们的制造方法技术

本发明专利技术提供一种叠层电路基板、粘结片及它们的制造方法，该叠层电路基板包括：第一布线基板，该第一布线基板包括形成在该第一布线基板上的第一焊盘；第二布线基板，该第二布线基板包括形成在该第二布线基板上的第二焊盘；以及粘结层，该粘结层置于所述第一布线基板和所述第二布线基板之间，其中，所述粘结层利用导电材料将所述第一焊盘电连接至所述第二焊盘，其中，所述粘结层具有前侧层、后侧层和中间层，并且所述中间层具有比所述前侧层和所述后侧层更高的粘度。

【技术实现步骤摘要】

本文中所讨论的实施方式致力于叠层电路基板、粘结片、叠层电路基板制造方法及粘结片制造方法。
技术介绍
关于公知的积层板处理工艺(如加成工艺和半加成工艺)，随着层数增加，制造步骤的数目大大增加，并且成品率明显降低。作为解决上述问题的措施，叠层技术吸引了人们的注意，该叠层技术用于在一道工艺中利用导电膏和导电材料来连接分开制造的板层。作为堆叠基板上的过孔的材料，使用通过诸如非电解镀和电解镀的技术而形成的铜过孔和通孔。而且，将基板粘结到一起的技术包括利用导电膏连接基板焊盘的技术，以及利用包含低熔点粉末的导电材料将基板粘结到一起的技术。而且，将诸如球栅阵列(Ball Grid Array, BGA)的电子部件和基板粘结到一起的技术包括使用焊料材料、粘结材料(如上述导电材料等)的粘结技术。下面参照图8描述要粘结到另一个基板的基板的制造方法，在该方法中，基于通常的多层基板来制造该基板。图8是示出了要粘结到另一个基板的基板的常规制造方法的示例的示意图。如图8中所示，为了形成通孔镀敷供电和表面图案，在多层基板1(该多层基板1在存在有配线2的表面上具有铜箔层)上形成孔，并且接着对通孔进行镀敷，以覆盖露出的表面。其后，用环氧基树脂3来填充该孔，并且接着对基板进行抛光。其后，对基板进行镀敷，以覆盖整个表面，并且接着执行构图。由此，制造出要被粘结到另一个基板的基板。利用粘结材料将以上述方式制造的基板粘结到一起，并且经由形成在粘结材料上的通孔中的导电材料(导电填充剂)将形成在各基板上的焊盘4彼此电连接。由此，通过将各多层基板1粘结到一起，制造出一个基板。但是，如果在如图8中所示的上述通常方法中制造要粘结到另一个基板的基板， 则基板1的表面由三层制成，这三层包括铜箔层、通孔镀敷层和整个表面镀敷层；因此，形成在基板表面上的布线图案和焊盘很厚。当各具有这样的厚的布线图案和焊盘的基板被粘结到一起时，为了精确地将配线或焊盘粘结到一起，应使用高粘度粘结材料7。但是，难以将高粘度粘结材料7铺开在整个粘结表面上。如图9所示，这增大了在将基板1和基板5粘结到一起的粘结层中出现空隙8的可能性。图9是出现了空隙的一个示例的示意图。如果将具有空隙8的基板用于电子部件中，则可能制造出有缺陷的产品。因此，通常使用没有空隙8的、用于制造基板的粘结技术，如利用粘性的但容易在整个粘结表面上铺开的粘结材料(即，具有高流速)来粘结基板的技术。专利文献1 日本特开专利公报No. 2005-123436专利文献2 日本特开平专利公报No. 11-204939专利文献3 日本特开平专利公报No. 09-298361 专利文献4 日本专利No. 2603053但是，即使将高流速粘结材料用作粘结材料7，也存在这样的可能性当通孔形成在粘结材料上并且接着用导电材料6来填充通孔时，导电材料6从通孔里出来，因此焊盘未能彼此电连接。例如，由于为了将基板粘结到一起所施加的压力，如图10所示，导电材料6根据可均勻覆盖的粘结材料7的移动，从通孔里出来到粘结表面。因为在焊盘之间不存在导电材料6，因此焊盘断开连接。图10是示出了用于连接焊盘的粘结材料移动到不正确位置的一个示例的示意图。如上所述，如果利用高粘度粘结材料将基板粘结到一起，则导电材料在通孔中，因此焊盘被连接，但是存在出现空隙以及制造出有缺陷的基板的可能性。另一方面，如果利用高流速的粘结材料将基板粘结到一起，则不会出现空隙，但是存在这样的可能性导电材料从通孔里出来并且制造出焊盘断开连接的基板。因此，本专利技术的实施方式的一个方面的目的是提供能够连接焊盘、防止出现空隙的叠层电路基板、粘结片、叠层电路基板制造方法和粘结片制造方法。
技术实现思路
根据本专利技术的实施方式的一个方面，提供一种叠层电路基板，该叠层电路基板包括第一布线基板，该第一布线基板包括形成在该第一布线上的第一焊盘；第二布线基板， 该第二布线基板包括形成在该第二布线上的第二焊盘；以及粘结层，该粘结层置于第一布线基板和第二布线基板之间，其中，粘结层利用导电材料将第一焊盘电连接至第二焊盘，其中，粘结层具有前侧层、后侧层和中间层，并且中间层具有比前侧层和后侧层更高的粘度。附图说明图1是根据第一实施方式的叠层电路基板的截面图；图2是示出了用于制造作为一层粘结层的粘结片的工艺的一个示例的示意图；图3是示出了用于将三个粘结片粘结到一起，由此制造粘结层的工艺的一个示例的示意图；图4是示出了用于将三个粘结片粘结到一起，由此制造粘结层的工艺的另一示例的示意图；图5是示出了用于将单层基板粘结到一起，由此制造一个叠层电路基板的工艺的示意图；图6是示出了焊盘之间的连接的示意图；图7是证明本实施方式中描述的叠层电路基板的可用性的图；图8是示出了制造要粘结到另一基板的基板的常规方法的一个示例的示意图；图9是出现空隙的一个示例的示意图；以及图10是示出了用于连接焊盘的粘结材料移动到不正确位置的一个示例的示意图。具体实施例方式将参照附图说明本专利技术的优选实施方式。应注意的是，本专利技术不限于下面的实施方式。第一实施方式图1是根据第一实施方式的叠层电路基板的截面图。如图1所示，通过将多层基板20电连接到多层基板21，来制造叠层电路基板10。多层基板20包括堆叠的绝缘体和图案，并且具有多个堆叠的基板，该多个堆叠的基板在表面上具有铜箔层，用于通孔20a的供电和表面构图。多层基板20被制造为包括通孔20a、焊盘22和配线20b。通孔20a用于电连接不同层上的电路，并且填充有环氧基树脂。焊盘22是铜箔等。当将具有通孔20a的多层基板20粘结到具有通孔21a的多层基板21，由此制造一个基板时，焊盘22电连接多层基板20和21。配线20b是放置在连接到多层基板21的多层基板20表面上的配线。多层基板21具有通孔21a、焊盘23和配线 21b。多层基板21的组件与多层基板20的组件相同，因此，不重复相同的描述。通过经由粘结层25将多层基板20电连接到多层基板21，来制造叠层电路基板 10。粘结层25是由粘结材料25a、粘结材料25b和粘结材料25c制成的三层粘结片。粘结材料2 是粘结层25的中间层，放置在粘结材料2 和粘结材料25c之间。 粘结材料2 例如是由具有比粘结材料2 和25c的介电材料的粘度高的粘度的介电材料制成的粘结片。粘结材料2 例如是由通常的环氧基材料制成，并且可以由多种材料(如聚酰亚胺基材料和液晶聚合物)制成。而且，当考虑在施加压力以将多层基板20和21粘结到一起时出现的温度升高时，粘结材料2 优选地具有3000 帕斯卡-秒)或更高的粘度。粘结材料2 是粘结到多层基板20的粘结层25的前侧层。粘结材料2 是由具有比粘结材料2 的介电材料的粘度低的粘度的介电材料制成的粘结片。粘结材料2 例如是与粘结材料25a的材料相同的材料，并且优选地具有1000 · s或更高的粘度。粘结材料25c是粘结到多层基板21的粘结层25的后侧层。粘结材料25c是由具有比粘结材料 25a的介电材料的粘度低的粘度的介电材料制成的粘结片。粘结材料25c例如是与粘结材料2 相同的材料，并且优选地具有1000 · s或更高的粘度，即，与粘结材料2 具有相同水平的粘度。在粘结层25上形成通孔，并接着用导电材料沈来填充通孔，以将焊盘22电本文档来自技高网...

【技术保护点】
１．一种叠层电路基板，该叠层电路基板包括：第一布线基板，该第一布线基板包括形成在该第一布线基板上的第一焊盘；第二布线基板，该第二布线基板包括形成在该第二布线基板上的第二焊盘；以及粘结层，该粘结层置于所述第一布线基板和所述第二布线基板之间，其中，所述粘结层利用导电材料将所述第一焊盘电连接至所述第二焊盘，其中，所述粘结层具有前侧层、后侧层和中间层，并且所述中间层具有比所述前侧层和所述后侧层更高的粘度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吉村英明，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP