内嵌晶闸管的PMOS晶体管以及开关电路制造技术

本发明专利技术提供了一种内嵌晶闸管的PMOS晶体管以及开关电路，所述PMOS晶体管包括：半导体衬底；形成于半导体衬底表面的栅极；形成于栅极两侧半导体衬底内的源极以及扩散区；形成于扩散区内的漏极以及N型注入区；所述扩散区的掺杂类型与源极以及漏极相同，且掺杂浓度低于所述源极以及漏极；所述N型注入区与漏极电连接，且掺杂浓度高于半导体衬底。本发明专利技术所述的开关电路具有较佳的静电保护能力。

【技术实现步骤摘要】

本专利技术涉及静电保护电路设计领域，尤其涉及一种内嵌晶闸管的PMOS晶体管以及具有静电保护能力的开关电路。
技术介绍
在开关电路中，通常使用高压场效应晶体管器件做为开关器件，图1提供了一种现有的开关电路的示意图。所述开关电路包括输入单元100、输出单元101、开关晶体管 102、控制单元103以及负载单元104，所述输入单元100通过开关晶体管102连接至输出单元101，所述控制单元103连接开关晶体管102，控制开关晶体管102的开启或关闭，所述负载单元104耦合至开关晶体管102与负载单元104的连接节点。进一步的，图2提供了图1所示开关电路的具体电路图，包括电源线VDD，作为输入单元，并作为供电电源；PMOS晶体管，作为开关晶体管，所述高压PMOS晶体管的源极连接电源线VDD，漏极作为输出端，并通过负载电阻R连接至负载线VEE ；控制电路Core Circuit, 连接高压PMOS晶体管的栅极，控制高压PMOS晶体管的开闭，所述电源线VDD以及地线GND 耦接于控制电路为其提供工作电源。通常在芯片的供电电路中还会包括电源钳位电路，因此在正常工作时，电源线VDD 上的电压变化幅度并不会太大，PMOS晶体管可以满足正常的开关需求。当电源线VDD上产生静电破坏(ESD)后，相当于在电源线VDD上加载一个大能量高电压的ESD静电脉冲，所述 ESD静电脉冲加载至PMOS晶体管的源极，将极易损坏PMOS晶体管。因此上述开关电路缺乏静电保护能力。
技术实现思路
本专利技术解决的问题是提供一种内嵌可控硅的PMOS晶体管以及开关电路，解决现有使用PMOS晶体管作为开关器件的开关电路缺乏静电保护能力的问题。本专利技术提供了一种内嵌晶闸管的PMOS晶体管，包括半导体衬底；形成于半导体衬底表面的栅极；形成于栅极两侧半导体衬底内的源极以及扩散区；形成于扩散区内的漏极以及N型注入区；所述扩散区的掺杂类型与源极以及漏极相同，且掺杂浓度低于所述源极以及漏极；所述N型注入区与漏极电连接，且掺杂浓度高于半导体衬底。可选的，所述漏极以及N型注入区远离于栅极不被栅极所覆盖。所述半导体衬底与源极电连接。本专利技术提供了一种开关电路，包括输入单元、输出单元、开关晶体管、控制单元及负载单元，所述输入单元通过开关晶体管连接至输出单元，所述控制单元连接开关晶体管， 控制开关晶体管的开启或关闭，所述负载单元耦接至开关晶体管与输出单元的连接节点，其特征在于，还包括晶闸管，所述晶闸管并联于开关晶体管。可选的，所述开关晶体管为PMOS晶体管，所述晶闸管的阳极连接至开关晶体管的源极，阴极连接至开关晶体管的漏极。可选的，所述开关晶体管为NMOS晶体管，所述晶闸管的阳极连接至开关晶体管的漏极，阴极连接至开关晶体管的源极。可选的，所述开关晶体管为横向扩散型功率晶体管。本专利技术还提供了一种开关电路，包括输入单元、输出单元、开关晶体管、控制单元及负载单元，所述输入单元通过开关晶体管连接至输出单元，所述控制单元连接开关晶体管，控制开关晶体管的开启或关闭，所述负载单元耦接至开关晶体管与输出单元的连接节点，其特征在于，所述开关晶体管为前述内嵌晶闸管的PMOS晶体管与现有技术相比，本专利技术提供的开关电路具有以下优点所述开关晶体管还并联有晶闸管，所述晶闸管可以是外接晶闸管，也可以内嵌于开关晶体管中，当产生静电破坏后，ESD静电脉冲加载至开关晶体管时，所述晶闸管可以触发导通，从而释放静电荷，以保护开关晶体管不受到静电损害。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本专利技术的主旨。在附图中为清楚起见，放大了层和区域的尺寸。图1为现有开关电路的示意图；图2为现有开关电路的一个具体电路图；图3为本专利技术所述开关电路的示意图；图4为本专利技术所述开关电路的具体实施例电路图；图5为本专利技术所述的内嵌晶闸管的PMOS晶体管的结构剖面图；图6为图5所示PMOS晶体管的等效电路图。具体实施例方式现有的开关电路中，开关晶体管容易因为静电破坏而遭到损伤，本专利技术所述开关电路，在开关晶体管上并联晶闸管，使得产生静电破坏时，ESD静电脉冲可以触发导通晶闸管，迅速释放静电荷，以保护开关晶体管避免被静电损坏。图3为本专利技术所述的开关电路，包括输入单元100、输出单元101、开关晶体管102、 控制单元103及负载单元104，所述输入单元100通过开关晶体管102连接至输出单元101， 所述控制单元103连接开关晶体管102，控制开关晶体管102的开启或关闭，所述负载单元 104耦结至开关晶体管102与输出单元101的连接节点。还包括晶闸管105，所述晶闸管 105并联于开关晶体管102。当所述开关晶体管102为PMOS晶体管，所述晶闸管105的阳极连接至开关晶体管的源极，阴极连接至开关晶体管102的漏极。当开关晶体管102为NMOS晶体管，所述晶闸管105的阳极连接至开关晶体管的漏极，阴极连接至开关晶体管102的源极。为了提高开关晶体管的耐高压能力，所述开关晶体管可以为横向扩散型功率晶体管。图4为本专利技术所述开关电路的一个具体实施例电路图。所述开关电路包括电源线VDD，类似于输入单元，并作为供电电源；PMOS晶体管，作为开关晶体管，优选的，所述PMOS晶体管可以为高压横向扩散型 PMOS晶体管(HVPM0S)。所述PMOS晶体管的源极连接电源线VDD，漏极作为输出端Output。在所述PMOS晶体管的上还并联有晶闸管SCR，所述晶闸管SCR的阳极连接至PMOS 晶体管的源极，而阴极连接至PMOS晶体管的漏极。所述PMOS晶体管的漏极通过负载电阻R连接至负载线VEE ；控制电路(Core Circuit)，连接PMOS晶体管的栅极，控制PMOS晶体管的开闭，所述电源线VDD以及地线GND耦接于控制电路为其提供工作电源。在正常工作时，晶闸管SCR处于关闭状态，因此必须使得晶闸管SCR的触发电压小于电源VDD的正常工作电压。而PMOS晶体管在控制电路的控制下开启或关闭。在发生静电破坏时，电源线VDD上产生大能量高电压的ESD静电脉冲，所述ESD静电脉冲将触发导通晶闸管SCR，由于晶闸管SCR导通后内阻极小，因此所述静电脉冲将经由晶闸管SCR释放，而不通过PMOS晶体管对其产生损伤，当ESD静电脉冲释放后，晶闸管SCR 由于维持电流减弱将再次关闭，开关电路恢复正常工作的状态。上述过程，即实现了对PMOS 晶体管的静电保护。除了在上述实施例中，在开关晶体管上外接晶闸管，还可以将晶闸管直接整合至 PMOS晶体管中，以简化电路结构，节省芯片面积。因此本专利技术还提供了一种内嵌晶闸管的 PMOS晶体管。如图5所示，本专利技术还提供了一种内嵌晶闸管的PMOS晶体管。所述PMOS晶体管基于横向扩散型功率晶体管。本实施例中所述内嵌晶闸管的PMOS晶体管包括N型半导体衬底200 ；形成于N型半导体衬底表面的栅极201 ；形成于栅极201两侧N型半导体衬底内的P型源极202以及扩散区203 ；形成于扩散区203内的P型漏极204以及N型注入区205 ；所述扩散区203的掺杂类型与源极202以及漏极204相同，且掺杂浓度低于本文档来自技高网...

【技术保护点】
１．一种内嵌晶闸管的ＰＭＯＳ晶体管，其特征在于，包括：半导体衬底；形成于半导体衬底表面的栅极；形成于栅极两侧半导体衬底内的源极以及扩散区；形成于扩散区内的漏极以及Ｎ型注入区；所述扩散区的掺杂类型与源极以及漏极相同，且掺杂浓度低于所述源极以及漏极；所述Ｎ型注入区与漏极电连接，且掺杂浓度高于半导体衬底。

【技术特征摘要】

【专利技术属性】
技术研发人员：单毅，唐成琼，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31