金属互连结构的制作方法及平坦化工艺技术

本发明专利技术提出一种金属互连结构的制作方法及平坦化工艺，包括下列步骤：提供一半导体衬底；在所述半导体衬底上沉积电介质层，所述电介质层包括依次层叠的绝缘层和缓冲氧化层；蚀刻所述电介质层至露出半导体衬底以形成凹槽；在上述结构表面沉积阻挡层；在凹槽中填充金属层形成金属插塞；通过化学机械研磨去除上述结构表面的金属层、阻挡层和部分缓冲氧化层；对所述缓冲氧化层进行回蚀刻，进一步去除部分缓冲氧化层。本发明专利技术提出的金属互连结构的制作方法及平坦化工艺，其能够有效改善进行研磨处理后的金属镶嵌结构表面状况，去除大部分金属镶嵌结构表面缺陷，从而提高金属互连的质量。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，且特别涉及一种金属互连结构的制作方法及平坦化工艺。
技术介绍
近年来，随着半导体集成电路制造技术的发展，集成电路中所含的器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，因此对于良好的线路连接的要求也越来越高。现有技术的集成电路元件逐渐采用小尺寸、高密度的多层立体布线，光刻工艺中对解析度和焦点深度的限制越来越高，因此对晶圆的表面平整度有较高的要求，特别当需要三层或者四层以上的金属层时，对平坦化技术的需求更显得重要。化学机械研磨 (Chemical Mechanical Polishing, CMP)是实现晶圆平坦化的主要技术。半导体的金属互连工艺中通常使用铝或者铜作为金属互连结构的金属层，但是随着器件尺寸的减小，结构越来越复杂，铝线的缺点越来越明显，包括响应延迟(用RC表征) 增大等。由于铜具有良好的导电性能和优异的电迁移特性，铜互连逐渐取代了铝互连。无论是铜互连还是铝互连，一般来说，所构成的金属互连结构包括半导体衬底，沉积在半导体衬底上电介质层，其中电介质层蚀刻有多个凹槽，阻挡层沉积在上述结构表面，金属层沉积在阻挡层上。CMP工艺通常包括三步，在CMP工艺的第一阶段(Platenl，Pl)，通过较大的 MRR(Material Removal rate，材料去除率)去除大量的金属以及表面的波形结构形成初步平坦化；第二阶段(Platen2，P2)，通过降低研磨速率的方法用相对较小的MRR去除剩余的金属，并通过终点侦测技术(Endpoint)以精确控制研磨终点使研磨停在阻挡层上，在到达研磨终点时为了确保所有电介质表面上的金属都已经被去除而达到隔离目的，还要进行一定时间的过度抛光(oVerpoliSh，0P)处理；最后缓冲(buff)阶段(Platen3，P3)去除阻挡层(Ti/TiN)和一定量的电介质以进一步提高表面平坦化程度，减少缺陷，并用大量的去离子水(DIW)清洗研磨垫和晶圆。在实际生产中，CMP工艺后会产生很多缺陷，最常见的是金属、化学品、研磨液及微粒子(particle)残留，以及金属表面腐蚀(corrosion)及弹坑(crater)缺陷等表面刮伤缺陷(Scratch)。晶圆表面的上述缺陷可能会造成半导体元件p-n接面的漏电、缩减少数载子的生命期以及降低元件栅极氧化层的崩溃电压，微粒的附着则会影响微影工艺图案转移的真实性，导致电路结构短路等等，严重的甚至造成晶圆报废。因此，在CMP工艺中，如何有效的去除晶圆表面的这些缺陷已经成为现有技术亟需解决的技术难题。
技术实现思路
本专利技术提出一种金属互连结构的制作方法及平坦化工艺，其能够有效改善进行研磨处理后的金属表面状况，去除大部分金属表面缺陷，从而提高金属互连的质量。为了达到上述目的，本专利技术提出一种金属互连结构的制作方法，包括下列步骤提供一半导体衬底；在所述半导体衬底上沉积电介质层，所述电介质层包括依次层叠的绝缘层和缓冲氧化层；蚀刻所述电介质层至露出半导体衬底以形成凹槽；在上述结构表面沉积阻挡层；在凹槽中填充金属层形成金属插塞；通过化学机械研磨去除上述结构表面的金属层、阻挡层和部分缓冲氧化层；对所述缓冲氧化层进行回蚀刻，进一步去除部分缓冲氧化层。可选的，所述绝缘层的材料为硼磷硅玻璃。可选的，所述绝缘层的厚度为7500埃 7900埃。可选的，所述电介质层的材料为氧化硅。可选的，所述电介质层的厚度为7500埃 7900埃。可选的，所述阻挡层的材料为Ti或TiN。可选的，所述阻挡层的厚度为205埃 215埃。可选的，所述金属层的材料为钨金属。可选的，所述缓冲氧化层的材料为氧化硅。可选的，所述缓冲氧化层的厚度为1930埃 2070埃。可选的，所述进行化学机械研磨处理所去除的缓冲氧化层厚度为700埃 750埃。可选的，所述回蚀刻去除的缓冲氧化层厚度为50埃 100埃。可选的，所述回蚀刻采用&和CF4对缓冲氧化层进行干法蚀刻。可选的，所述&的流量为1700sccm 1900sccm，所述CF4的流量为850sccm 950sccmo可选的，所述回蚀刻处理时间为22秒 M秒，处理温度为观.5摄氏度 31. 5摄氏度ο可选的，进行回蚀刻处理后对上述结构进行清洗甩干处理。可选的，使用ST250溶液对上述结构进行清洗。为了达到上述目的，本专利技术提出一种金属互连结构的平坦化工艺，所述金属互连结构包括半导体衬底，形成于半导体衬底上的电介质层，开设于电介质层内的凹槽，形成于上述结构表面的阻挡层，以及填充在凹槽内的金属层，其特征在于，所述电介质层包括依次层叠的绝缘层和缓冲氧化层，该平坦化工艺包括下列步骤对上述金属互连结构进行化学机械研磨处理，去除表面的金属层、阻挡层和部分缓冲氧化层；对所述缓冲氧化层进行回蚀刻，进一步去除部分缓冲氧化层。本专利技术提出的金属互连结构的制作方法及其平坦化工艺，对缓冲氧化层进行适度过量的化学机械研磨，之后更使用回蚀刻对缓冲氧化层进行进一步的处理，之后进行清洗甩干处理，因为其对缓冲氧化层进行了进一步的研磨和蚀刻处理，能够有效改善进行研磨处理后的金属镶嵌结构表面状况，去除大部分金属镶嵌结构表面缺陷，从而提高金属互连的质量。附图说明图1所示为本专利技术较佳实施例的金属互连结构平坦化工艺的流程图。图2至图6所示为本专利技术较佳实施例的金属互连结构制作方法的示意图。具体实施例方式为了更了解本专利技术的
技术实现思路
，特举具体实施例并配合所附图说明如下。本专利技术提出一种金属互连结构的制作方法及平坦化工艺，其能够有效改善进行研磨处理后的金属镶嵌结构表面状况，去除大部分金属镶嵌结构表面缺陷，从而提高金属互连的质量。请参考图1，图1所示为本专利技术较佳实施例的金属互连结构平坦化工艺的流程图。 本专利技术提出的金属互连结构的平坦化工艺，包括下列步骤步骤SlOO 对金属互连结构进行化学机械研磨处理，去除表面的金属层、阻挡层和部分缓冲氧化层；步骤S200 对所述缓冲氧化层进行回蚀刻，进一步去除部分缓冲氧化层；此外，还可包括步骤S300 对上述结构进行清洗甩干处理。再请参考图2至图6，图2至图6所示为本专利技术较佳实施例的金属互连结构制作方法的示意图。根据本专利技术较佳实施例，如图2所示，首先提供一半导体衬底100，然后在半导体衬底100上沉积电介质层，所述电介质层通过依次沉积绝缘层110和缓冲氧化层120而形成，两层的形成方法均为化学气相沉积(Chemical Vapor D印osition，CVD)。再请参考图 3，接着在电介质层中蚀刻多个凹槽，以露出部分半导体衬底100，图中作为示意仅画出一个凹槽。其中所述绝缘层110的材料为硼磷硅玻璃，其厚度为7500埃 7900埃，缓冲氧化层 120的材料为氧化硅，其厚度为1930埃 2070埃。缓冲氧化层120的作用是在进行后续的接触蚀刻制程时能够较好的控制所形成的接触轮廓。再请参考图4，接着在上述结构表面沉积一层阻挡层130，所述阻挡层130覆盖在凹槽的底面和侧面，以及缓冲氧化层120的表面上，然后向凹槽中填充金属层140以形成金属插塞，该填充过程通常会使凹槽以外的阻挡层130表面上也覆盖有金属层140。阻挡层 130的材料为Ti或TiN，其厚度为205埃 215埃，阻挡层130的作用是防止硅离子和金属本文档来自技高网...

【技术保护点】
１．一种金属互连结构的制作方法，包括下列步骤：提供一半导体衬底；在所述半导体衬底上沉积电介质层，所述电介质层包括依次层叠的绝缘层和缓冲氧化层；蚀刻所述电介质层至露出半导体衬底以形成凹槽；在上述结构表面沉积阻挡层；在凹槽中填充金属层形成金属插塞；通过化学机械研磨去除上述结构表面的金属层、阻挡层和部分缓冲氧化层；对所述缓冲氧化层进行回蚀刻，进一步去除部分缓冲氧化层。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈俊，林燕飞，范思源，
申请(专利权)人：武汉新芯集成电路制造有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：83