晶体管阵列基板制造技术

一种晶体管阵列基板，包括一基板、多个接垫、多条短路条、至少一像素阵列、多条第一接线与多条第二接线。基板具有至少一面板区与一周边线路区，而周边线路区围绕面板区。这些接垫与短路条配置在周边线路区内，而像素阵列、这些第一接线与第二接线配置在面板区内。面板区具有一对第一边缘与一对第二边缘，而这些第一边缘连接于这些第二边缘之间。这些短路条连接这些接垫。这些第一接线与第二接线电性连接像素阵列。这些第一接线从其中一第一边缘连接一些短路条，而这些第二接线从至少一第二边缘连接另一些短路条。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是有关于一种液晶显示面板(Liquid Crystal Display Panel, IXD Panel )，且特别是有关于一种应用于液晶显示面板的晶体管阵列基板。
技术介绍
在现有的薄膜晶体管液晶显示器(Thin-Film Transistor LCD, TFT LCD) 制程中，晶体管阵列基板在制造完成之后会进行检测，特别是对晶体管阵列基板的像素阵 列(pixel array)进行检测，以确认晶体管阵列基板是否能正常运作。一般而言，目前晶体管阵列基板大多是利用多条短路条(shorting bar)来进行检 测。请参阅图1，其为公知一种晶体管阵列基板的俯视示意图。公知的晶体管阵列基板100 包括一基板110、多个像素阵列120、多条短路条130以及多个接垫(pad) 140，其中这些像 素阵列120、短路条130与接垫140皆配置在基板110上。具体而言，基板110具有多个面板区(panel area) 112以及一周边线路区 (peripheral circuit area)114，且周边线路区114围绕这些面板区112，其中这些像素阵 列120分别配置在这些面板区112内，而这些短路条130与接垫140皆配置在周边线路区 114 内。像素阵列120多半是透过位在面板区112内的多条接线(未绘示)来电性这些短路 条130，而短路条130连接接垫140。因此，像素阵列120能透过短路条130而电性连接接 垫140，所以检测机台能从接垫140对像素阵列120进行检测。另外，在进行检测之后，会 对基板110进行切割，以使面板区112与周边线路区114分离，并且让运作正常的像素阵列 120与彩色滤光基板(color filter substrate)结合。如此，多个液晶显示面板得以形成。值得一提的是，有关短路条130的配置方式，从图1来看，一般而言，大部分的短路 条130集中分布在相邻二面板区112之间的区域Z1，因而难以缩小相邻二面板区112之间 的间距D1，以至于基板110的利用率很难进一步提高。
技术实现思路
本技术提供一种晶体管阵列基板，其能增加基板的利用率。本技术提出一种晶体管阵列基板，包括一基板、多个接垫、多条短路条、至少 一像素阵列、多条第一接线与多条第二接线。基板具有至少一面板区与一周边线路区，而周 边线路区围绕面板区。这些接垫与短路条配置在周边线路区内，而像素阵列、这些第一接线 与第二接线配置在面板区内。面板区具有一对第一边缘与一对第二边缘，而这些第一边缘 连接于这些第二边缘之间。这些短路条连接这些接垫。这些第一接线与第二接线电性连接 像素阵列。这些第一接线从其中一第一边缘连接部分的这些短路条，而这些第二接线从至 少一第二边缘连接另一些短路条。在本技术一实施例中，上述面板区位在这些接垫之间。在本技术一实施例中，上述这些接垫位在其中一第二边缘旁。在本技术一实施例中，各条第二接线连接其中一短路条。在本技术一实施例中，上述晶体管阵列基板还包括多个源极控制器(source controller)。这些源极控制器配置在面板区内，并且连接这些第一接线，其中这些源极控 制器位在像素阵列与其中一第一边缘之间。在本技术一实施例中，上述晶体管阵列基板还包括二个板内栅极单元 (Gate-In-Panel Stage)。这些板内栅极单元配置在面板区内，并连接像素阵列、这些第一 接线与这些第二接线，其中各个板内栅极单元位在像素阵列与其中一第二边缘之间，而这 些第二接线为多条栅极信号线(gate signal line)。在本技术一实施例中，各条第二接线连接其中一板内栅极单元。在本技术一实施例中，其中一第二接线连接这些板内栅极单元。在本技术一实施例中，各条第二接线连接这些板内栅极单元。在本技术一实施例中，各条第二接线包括多条线段部(line section)与一回 线部(loop section)。各个回线部连接其中二条线段部，并且位在周边线路区内，而这些回 线部凸出于其中一第二边缘。基于上述，由于这些第一接线与第二接线是从面板区的第一边缘与第二边缘来连 接这些短路条，因此这些短路条不必集中分布在相邻二面板区之间的区域。如此，本实用新 型能缩短相邻二面板区之间的距离，以提高基板的利用率。为让本技术的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合 所附图式，作详细说明如下。附图说明图1为公知一种晶体管阵列基板的俯视示意图。图2为本技术一实施例的晶体管阵列基板的俯视示意图。图3为本技术另一实施例的晶体管阵列基板的俯视示意图。图4为本技术另一实施例的晶体管阵列基板的俯视示意图。图5为本技术另一实施例的晶体管阵列基板的俯视示意图。具体实施方式图2为本技术一实施例的晶体管阵列基板的俯视示意图。请参阅图2，本实 施例的晶体管阵列基板200包括一基板210、至少一像素阵列220、多条短路条230、多个接 垫M0、多条第一接线251以及多条第二接线252，其中基板210具有至少一面板区212以 及一周边线路区214，而在图2中，基板210具有多个面板区212。各个面板区212具有一对第一边缘21 以及一对第二边缘21 ，而这些第一边缘 212a连接于这些第二边缘212b之间，其中第一边缘21 可以大于或等于第二边缘212b。 周边线路区214围绕这些面板区212。详细而言，在基板210中，这些面板区212以外的区 域就是周边线路区214。这些接垫MO与短路条230皆配置在周边线路区214内，而这些第一接线251、第 二接线252以及像素阵列220皆配置在面板区212内，所以接垫240与短路条230皆位在 单一个面板区212的周围。此外，面板区212可以位在这些接垫240之间。详细而言，在单一个面板区212的周围，一些接垫240位在其中一第二边缘212b旁，而其它的接垫240则 位在另一第二边缘212b旁，如图2所示。这些短路条230连接这些接垫MO，且各个短路条230所连接的接垫240的数量可 以是一个。也就是说，短路条230与接垫240 二者是以一对一的方式来连接。这些第一接 线251与第二接线252电性连接像素阵列220，其中这些第一接线251是从其中一个第一边 缘21 连接部分的这些短路条230，而这些第二接线252则是从这些第二边缘212b连接另 一些短路条230。此外，第二接线252与短路条230 二者也可以一对一的方式来连接。由于第一接线251与第二接线252电性连接像素阵列220，而短路条230连接于接 垫M0、第一接线251以及第二接线252，因此这些接垫240可以透过这些短路条230、第一 接线251以及第二接线252来电性连接像素阵列220。由此可知，检测机台(未绘示)可从 这些接垫240对像素阵列220进行检测。其次，在同一个面板区212中，因为第一接线251与第二接线252分别从第一边缘 212a与第二边缘212b来连接短路条230，所以这些短路条230不必集中分布在相邻二面板 区212之间的区域Z2，因而能缩小相邻二面板区212之间的间距D2，进而提高基板210的 利用率。晶体管阵列基板200可以包括二个本文档来自技高网...

【技术保护点】
１．一种晶体管阵列基板，其特征在于，包括：一基板，具有至少一面板区以及一周边线路区，该周边线路区围绕该面板区，而该面板区具有一对第一边缘与一对第二边缘，其中该些第一边缘连接于该些第二边缘之间；多个接垫，配置在该周边线路区内；多条短路条，配置在该周边线路区内，并连接该些接垫；至少一像素阵列，配置在该面板区内；多条第一接线，配置在该面板区内，并电性连接该像素阵列，其中该些第一接线从其中一第一边缘连接部分的该些短路条；以及多条第二接线，配置在该面板区内，并电性连接该像素阵列，其中该些第二接线从至少一第二边缘连接另一些短路条。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖淀淦，蔡乙诚，
申请(专利权)人：华映视讯吴江有限公司，中华映管股份有限公司，
类型：实用新型
国别省市：32