一种功率半导体器件封装结构制造技术

本实用新型专利技术提供了一种功率半导体器件封装结构，属于功率半导体器件封装领域，该功率半导体器件封装结构的特点在于：在功率半导体圆片划片槽内设有硅通孔，并在硅通孔内设有将功率半导体背面电极引致圆片正面的金属线；引致功率半导体正面的背面电极与正面电极通过重新布线并在功率半导体正面形成金属凸点，从而形成功率半导体。此功率半导体结构的功率半导体芯片与封装体的面积比接近于1：1，大大提高了芯片面积与封装面积的比值，利于便携式电子产品小型化发展。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于功率半导体器件封装领域，尤其涉及一种功率半导体器件封装结 构。
技术介绍
传统的T0-252/D-PAK封装占用PCB (PrintedCircuitBoard,印刷电路板)板面积 为9. 9mm*6. 5mm，厚度为2. 30mm，其芯片与封装体面积比为1 :2. 29 ；S0T23封装占用PCB板 面积为2. 8mm*2. 8mm，厚度为1. 15mm，其芯片与封装体面积比为1 :2. 52。传统封装形式的封装效率较低，芯片与封装体的面积比值远小于1 :1，即封装体 占据过多的PCB有效面积，从而影响到电子产品的最终外形尺寸。随着当今PDA (Personal Digital Assistant，掌上电脑)、手机等便携式消费电子产品小型化的发展，传统的功率半 导体器件封装形式已不能满足便携式消费电子产品小型化发展的要求。
技术实现思路
现有功率半导体器件封装结构中，芯片面积占封装面积的比例较小，为解决这个 问题，本技术提供一种功率半导体器件封装结构，大大提高了芯片面积与封装面积的 比值，利于便携式电子产品小型化发展。一种功率半导体器件封装结构，包括所述功率半导体圆片划片槽内设有硅通孔，所述硅通孔内部设有将功率半导体背 面的背面电极引致圆片正面的金属线；所述功率半导体正面设有第一绝缘层，所述第一绝缘层上与正面电极对应部分设 有第一通孔，所述第一通孔处沉积有金属层；所述第一绝缘层、正面电极对应的金属层、与背面电极连接的金属线上设有第二 绝缘层，所述第二绝缘层与正面电极和金属线对应部分设有第二通孔；所述第二绝缘层上部及第二通孔处设有将正面电极和背面电极位置进行排布的 金属铜线；所述第二绝缘层、金属铜线上设有第一保护层，所述第一保护层上设有与正面电 极和背面电极对应的第三通孔； 所述第三通孔处设有将正面电极和背面电极信号弓丨出的金属凸点。进一步的，所述硅通孔内壁设有第三绝缘层。进一步的，所述第一通孔与第二通孔位置部分重叠。进一步的，所述功率半导体侧部及底部设有绝缘钝化保护层。进一步的，所述功率半导体为二极管、或肖特基晶体管、或双极型晶体管、或 MOSFET、或 IGBT。本技术通过在功率半导体圆片划片槽内设置硅通孔，并在硅通孔内设置将功 率半导体背面电极引致圆片正面的金属线；引致功率半导体正面的背面电极与正面电极通过重新布线并在功率半导体正面形成金属凸点，从而形成功率半导体。此功率半导体结 构的功率半导体芯片与封装体的面积比接近于1 :1，大大提高了芯片面积与封装面积的比 值，利于便携式电子产品小型化发展。附图说明图1是本技术实施例提供的功率半导体器件封装结构剖面图。图2是本技术实施例提供的显示铜线连接的功率半导体器件封装结构俯视 图。具体实施方式为了使本技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下 结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施 例仅仅用以解释本技术，并不用于限定本技术。为了解决现有功率半导体器件封装结构中芯片面积与封装面积比例较小的技术 问题，提供了一种功率半导体结构，包括所述功率半导体圆片划片槽内设有硅通孔，所述硅通孔内部设有将功率半导体背 面的背面电极引致圆片正面的金属线；所述功率半导体正面设有第一绝缘层，所述第一绝缘层上与正面电极对应部分设 有第一通孔，所述第一通孔处沉积有金属层；所述第一绝缘层、正面电极对应的金属层、与背面电极连接的金属线上设有第二 绝缘层，所述第二绝缘层与正面电极和金属线对应部分设有第二通孔；所述第二绝缘层上部及第二通孔处设有将正面电极和背面电极位置进行排布的 金属铜线；所述第二绝缘层、金属铜线上设有第一保护层，所述第一保护层上设有与正面电 极和背面电极对应的第三通孔；所述第三通孔处设有将正面电极和背面电极信号弓丨出的金属凸点。作为优选方案，所述硅通孔内壁设有第三绝缘层，用于隔离金属线和圆片侧壁，避 免短路或漏电。作为优选方案，所述第一通孔与第二通孔位置部分重叠，第二通孔的位置和第一 通孔的位置错开，便于合理安排背面电极和正面电极输出金属凸点的位置。作为优选方案，所述功率半导体侧部及底部设有绝缘钝化保护层，对芯片形成一 定程度上的隔离保护。本技术通过在功率半导体圆片划片槽内设置硅通孔，并在硅通孔内设置将功 率半导体背面电极引致圆片正面的金属线；引致功率半导体正面的背面电极与正面电极 通过重新布线并在功率半导体正面形成金属凸点，从而形成功率半导体。此功率半导体结 果的功率半导体芯片与封装体的面积比接近于1:1，大大提高了芯片面积与封装面积的比 值，节省大量PCB有效面积；且由于不采用引线键合工艺，因而寄生参数小，信号传输延迟 短，有利于提高器件高频性能；利于便携式电子产品小型化发展。上述功率半导体包括二极管、或肖特基晶体管、或双极型晶体管、或M0SFET、或IGBT (Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)。下面以MOSFET为例对本技术的功率半导体器件封装结构进行 详细说明，芯片级封装(Chip Scale Package,简称CSP)功率分立器件MOSFET ((Metal-Oxide-Semiconductor Field-Effect Transistor,金氧半场效晶体管)采用倒装 芯片(Flip-Chip)工艺，通过在圆片划片槽内制作硅通孔，并在通孔内淀积金属材料作为互 连线，将芯片背面漏极引到芯片正面；引至芯片正面的漏极与源极、栅极通过重新布线在芯 片表面形成四点矩阵排列；在相应电极引出点上制备金属凸点。MOSFET的具体结构如图1所示，包括所述MOSFET圆片划片槽11内设有硅通孔 12，所述硅通孔12内壁设有第三绝缘层14，所述硅通孔内12部设有将背面漏极D引致圆片 正面的金属线13 ；所述MOSFET圆片正面设有第一绝缘层15，所述第一绝缘层15上与栅极 G、源极S对应部分设有第一通孔，所述第一通孔处沉积有金属层16 ；所述第一绝缘层15、栅 极G和源极S对应的金属层16、与漏极D连接的金属线13上设有第二绝缘层17，所述第二 绝缘层17上与栅极G和源极S对应的金属层16、与背面漏极D连接的金属线13部分设有 第二通孔；所述第二绝缘层17上部及第二通孔处设有将栅极G、源极S、及漏极D位置进行 排布的金属铜线18 ；所述第二绝缘层17、金属铜线18上设有第一保护层19，所述第一保护 层19为绿胶，所述第一保护层19上设有与栅极G、源极S、漏极D对应的第三通孔110 ；所 述第三通孔处设有将栅极G、源极S、漏极D信号引出的金属凸点。为了保护MOSFET不受外界环境损害，在其侧部及底部还设有绝缘钝化保护层。制造该MOSFET的工艺步骤如下Si、利用激光或干法刻蚀工艺在圆片划片槽11内制作硅通孔12，并在硅通孔12内 壁制作第三绝缘层14，在硅通孔12内部沉积金属线13将圆片背面漏极D引致正面；S2、在圆片正面制作第一绝缘层15，在第一绝缘层上与栅极G和源极S对应部分利 用光刻工艺刻槽，并在槽内沉积金属层16，将栅极G和源极S引致第一绝缘层15之上；在 上部表面制作第二绝缘层17，利用光刻本文档来自技高网...

【技术保护点】
一种功率半导体器件封装结构，其特征在于：　　所述功率半导体圆片划片槽内设有硅通孔，所述硅通孔内部设有将功率半导体背面的背面电极引致圆片正面的金属线；　　所述功率半导体正面设有第一绝缘层，所述第一绝缘层上与正面电极对应部分设有第一通孔，所述第一通孔处沉积有金属层；　　所述第一绝缘层、正面电极对应的金属层、与背面电极连接的金属线上设有第二绝缘层，所述第二绝缘层与正面电极和金属线对应部分设有第二通孔；　　所述第二绝缘层上部及第二通孔处设有将正面电极和背面电极位置进行排布的金属铜线；所述第二绝缘层、金属铜线上设有第一保护层，所述第一保护层上设有与正面电极和背面电极对应的第三通孔；　　所述第三通孔处设有将正面电极和背面电极信号引出的金属凸点。

【技术特征摘要】

【专利技术属性】
技术研发人员：李文升，张文雁，田晓宇，赵飞，
申请(专利权)人：比亚迪股份有限公司，
类型：实用新型
国别省市：94