一种薄型封装的工艺制造技术

本发明专利技术一种薄型封装的工艺，包含以下步骤：制作引线框架，所述引线框架包括焊盘和引脚，将芯片设置在所述的引线框架上，将芯片与引线框架上的引脚电连接，对引线框架及芯片进行封装构成封装体、电镀封装底部的外露部分，分割封装体；其特点是：封装后对封装体进行薄化处理。本发明专利技术采用厚的引线框架用于芯片的安装及封装，确保了芯片封装质量及安全，当封装完毕后对引线框架进行薄化，薄化后的引线框架不影响封装工艺过程，并且有效的降低了半导体封装的尺寸和重量，此外，本发明专利技术既可以应用于外露焊盘的封装，也可用于不外露焊盘的封装，应用灵活方便。

【技术实现步骤摘要】

本专利技术涉及一种封装工艺，尤其涉及一种薄型封装工艺。
技术介绍
现代社会，电子产品的运用日益广泛，尤其是在信息技术和便携式产品的市场上， 人们在关注电子产品功能的同时，也更为重视产品的轻便、小型化，因而，目前人们对半导体封装的小体积和轻重量进行了大量的研究。如中国专利公开号CN201319380披露了一种薄型封装结构，包括一基座，具有至少一开槽；复数个引脚位于基座下方；以及至少一芯片，位于开槽内，并藉由复数个金属凸块与引脚形成电性连接，开槽的内表面上有一反射层，反射层的涂布金属系为锡、银或绿， 金属凸块系为铜、镍、金合金，基座上可盖覆一层金属层，基座内并具有一层以铜基为主的介电质，连接金属层及引脚，有利于电性的传导。引脚下可设有散热片。该专利藉由将芯片设置于基座的开槽内，可大幅缩减该封装的高度，使整体尺寸更加薄型化。如中国专利公开号CN1901146A披露了一种半导体器件及其制造方法，其能实现微型化且高度集成的i^RAM超薄半导体芯片，其中尽管为薄型封装结构，但铁电电容器的特性退化能够得到抑制，利用其填充剂含量设定的在重量百分比90% 93%的范围内的密封树脂，将该半导体芯片封装起来，从而形成封装结构。该专利技术的半导体的器件包括半导体芯片，包含通过排列多个半导体元件构成的存储器单元，每个半导体元件包含铁电电容器结构，该铁电电容器结构通过将具有铁电特性的铁电膜夹在两个电极之间构成；以及密封树脂，用以覆盖并密封上述半导体芯片，该半导体器件形成具有1. 27mm或更低的安装高度的薄型封装结构。上述现有技术主要基于封装结构和封装材料在薄型封装工艺中的应用，其工艺复杂，成本高。事实上，电子产品封装的厚度被芯片的厚度、联线的高度，尤其引线框架的厚度所限制，因此引线框架厚度的减薄会使半导体封装薄型化。然而薄的引线框架不适合工艺生产，因为在工艺生产过程中，尤其芯片的安装及封装时，薄的引线框架会产生断裂，使芯片设置不稳定。现有技术通常会在引线框架上增加其他耐压力的材料，但是该方法并不能有效的得到薄且轻的封装，并且该方法工艺复杂，成本高。
技术实现思路
本专利技术的目的是提供一种薄型封装的工艺，该工艺过程在封装生产工艺过程中， 采用厚的引线框架用于芯片的安装及封装，确保了芯片封装质量及安全。当封装完毕后对引线框架进行薄化，薄化后的引线框架不影响封装工艺过程，并且有效的降低了半导体封装的尺寸和重量。为了达到上述目的，本专利技术的技术方案是一种薄型封装的工艺，包含以下步骤 制作引线框架，所述引线框架包括焊盘和引脚，将芯片设置在所述的引线框架上，将芯片与引线框架上的引脚电连接，对引线框架及芯片进行封装构成封装体、电镀封装底部的外露部分，分割封装体；其特点是封装后对封装体进行薄化处理。上述的一种薄型封装的工艺，其中，所述的薄化处理为对封装体底部进行刨切，从而使封装体薄化。上述的一种薄型封装的工艺，其中，所述刨切是通过刨切机对封装体底部进行的。上述的一种薄型封装的工艺，其中，还包括如下步骤，刨切结束后，对封装体底部进行抛光、清洗。上述的一种薄型封装的工艺，其中，所述引线框架的原始厚度为0. 1mm。上述的一种薄型封装的工艺，其中，所述引线框架的原始厚度为0. 125mm。上述的一种薄型封装的工艺，其中，刨切去除的引线框架底部的厚度为0.05mm。上述的一种薄型封装的工艺，其中，所述焊盘的底部平面高于所述引脚的底部平面，刨切结束后，所述焊盘包覆在封装体内，而所述引脚露出封装体的底部。上述的一种薄型封装的工艺，其中，所述焊盘的底部平面与所述引脚的底部平面在同一平面上，刨切结束后，所述焊盘和所述引脚都露出封装体的底部。作为一种优选的本专利技术的薄型封装的工艺，可以依次包括以下这些步骤，步骤1 制作一个引线框架，所述引线框架包括焊盘及引脚；步骤2 将芯片通过粘接剂设置在所示引线框架上；步骤3 通过引线连接芯片及引线框架上的引脚；步骤4 对引线框架、芯片及引线进行封装；步骤5 刨切封装体的底部、并对封装体的底部进行抛光、清洗；步骤6 电镀露出封装体底部的部分；步骤7:分割封装体。本专利技术一种薄型封装的工艺采用上述技术方案，使之与现有技术相比，具有以下优点和积极效果1、本专利技术的工艺方法是在封装生产工艺过程中，采用厚的引线框架用于芯片的安装及封装，厚的引线框架在该工艺过程中，不会产生断裂。当封装完毕后对引线框架进行薄化，薄化后的引线框架不影响封装工艺过程，并且有效的降低了半导体封装的尺寸和重量。2、本专利技术工艺过程简单易操作，成本低。附图说明参考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1为本专利技术的封装工艺的流程图。图2为本专利技术实施例1中将芯片设置在引线框架上的结构示意图。图3为本专利技术实施例1中用引线连接芯片和引脚的结构示意图。图4为本专利技术实施例1中封装芯片及引线框架的结构示意图。图5为本专利技术实施例1中对封装体底部刨切的结构示意图。图6为本专利技术实施例1中对引脚电镀的结构示意图。图7为本专利技术实施例2中将芯片设置在引线框架上的结构示意图。图8为本专利技术实施例2中用引线连接芯片和引脚的结构示意图。图9为本专利技术实施例2中封装芯片及引线框架的结构示意图。图10为本专利技术实施例2中对封装体底部刨切的结构示意图。图11为本专利技术实施例2中对引脚及焊盘电镀的结构示意图。具体实施例方式以下通过特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点与功效。实施例1，一种薄型封装的工艺，如图1所示，包含以下步骤首先如图2所示，按照封装的结构制作一个引线框架11，引线框架11包括焊盘112及引脚111，焊盘112的底部平面高于引脚111的底部平面，引线框架的厚度在0.08mm 0.2mm的范围内。优选地，引线框架的厚度为0. 1mm，或引线框架的厚度为0. 125mm，该厚度的引线框架能够承受之后的工艺强度。然后通过粘接材料将芯片设置在所述引线框架11上。粘接材料优选地采用防静电粘接材料、以将芯片固定在所述引线框架11上。接着，如图3所示，提供一个引线13， 通常采用金属线。优选地，引线13为金线，通过引线13将芯片12与引线框架上11的引脚 111键合，以将芯片与引线框架的引脚连接，并接通引脚，可以实现芯片与外部电路或电子器件的连接。然后，如图4所示，对已完成芯片设置及电学连接的半成品通过封装体14包封引线框架11、芯片12、引线13及相关部分，然后进行固化，以保护引线框架、引线及芯片的安全。接着，如图5所示，薄化封装体14的底部；优选地，薄化采用对封装体的底部进行刨切的方式进行；更为优选的，薄化通过刨切机对封装体的底部进行刨切，刨切封装体的同时对引线框架11进行了刨切。作为优选的方案，引线框架底部刨切掉的厚度为0. 05mm,即整体减少的厚度，此时，磨薄后的引线框架能够承受后期工艺的强度，刨切结束后，焊盘被包覆在封装体14内，而引脚露出封装体外，对封装体底部进行抛光、清洗。然后，如图6所示，对露出封装体14外的引线框架的引脚111进行电镀；优选地，用Sn电镀露出封装体14 外的引线框架的引脚111，以保护引脚111。最后对封装体进行分离，从而得到薄型封装结构。实施例2本文档来自技高网...

【技术保护点】
１．一种薄型封装的工艺，包含以下步骤：制作引线框架，所述引线框架包括焊盘和引脚，将芯片设置在所述的引线框架上，将芯片与引线框架上的引脚电连接，对引线框架及芯片进行封装构成封装体、电镀封装底部的外露部分，分割封装体；其特征在于：封装后对封装体进行薄化处理。

【技术特征摘要】
1.一种薄型封装的工艺，包含以下步骤制作引线框架，所述引线框架包括焊盘和引脚，将芯片设置在所述的引线框架上，将芯片与引线框架上的引脚电连接，对引线框架及芯片进行封装构成封装体、电镀封装底部的外露部分，分割封装体；其特征在于封装后对封装体进行薄化处理。2.根据权利要求1所述的一种薄型封装的工艺，其特征在于所述薄化处理为对封装体底部进行刨切，从而使封装体薄化。3.根据权利要求2所述的一种薄型封装的工艺，其特征在于所述刨切是通过刨切机对封装体底部进行的。4.根据权利要求3所述的一种薄型封装的工艺，其特征在于还包括如下步骤，刨切结束后，对封装体底部进行抛光、清洗。5.根据权利要求4所...

【专利技术属性】
技术研发人员：薛彦迅，
申请(专利权)人：万国半导体有限公司，
类型：发明
国别省市：US