形成场效晶体管的方法及形成集成电路的方法技术

本发明专利技术包括形成场效应晶体管的方法、形成场效应晶体管栅极的方法、形成包含晶体管栅极阵列及在所述栅极阵列外围的电路的集成电路的方法及形成包含包括第一栅极及第二接地隔离栅极的晶体管栅极阵列的集成电路的方法。在一个实施方案中，一种形成场效应晶体管的方法包括在衬底的半导电材料（１１）上方形成掩蔽材料（２２、２４、２６）。形成穿过掩蔽材料（２２、２４、２６）并进入半导电材料（１１）中的沟槽（３０）。在半导电材料（１１）中的沟槽（３０）内形成栅极介电材料（３２）。在掩蔽材料（２２、２４、２６）中的沟槽（３０）内且在栅极介电材料（３２）上方的半导电材料（１１）中的沟槽（３０）内沉积栅极材料（３４）。形成源极／漏极区域。本发明专利技术还预期其它方面及实施方案。

【技术实现步骤摘要】
分案申请的相关信息本申请为专利技术名称为“形成场效应晶体管的方法及形成包含晶体管栅极阵列及在所述栅极阵列外围的电路的集成电路的方法”的原中国专利技术专利申请的分案申请。原申请的申请号为200780003728.8；原申请的申请日为2007年1月23日；及原专利技术专利申请案的优先权日为2006年2月2日。 
本专利技术涉及场效应晶体管及其组件的制造。 
技术介绍
场效应晶体管是用于集成电路(例如：逻辑电路、存储器电路及存储器电路的控制电路)中的共用器件。所述器件通常包含一对在其之间接纳有沟道区域的源极区域/漏极区域。导电栅极以操作方式提供在靠近所述沟道区域处，且通过栅极介电区域与所述沟道区域间隔开。向导电栅极施加合适电压致使电流在源极/漏极区域之间穿过沟道区域。 仅举例来说，栅极的导电材料可形成在半导电材料以上或上方或形成在半导电材料中所形成的开口内，且举例来说无论是块单晶衬底材料内还是绝缘体上半导体材料内。当形成于半导电材料的沟槽或其它开口内时，一些所述导电材料被称作凹入式存取器件。此处，在衬底的半导电材料上方提供掩蔽材料并将其图案化以在所述衬底内形成栅极线沟槽。在如此形成沟槽的情况下，移除掩蔽材料，且然后通过(举例来说)热氧化所述沟槽内暴露的半导电材料，在沟槽开口内形成栅极电介质。然后沉积栅极材料以过度填充所述沟槽。然后通常使用光刻及蚀刻图案化接纳于沟槽外部的栅极材料以在也接纳栅极材料的沟槽上方形成所需的栅极轮廓。 通常，栅极材料图案化在所述沟槽上方形成与底层沟槽同宽或极为接近的栅极线。光掩模欠对准可不需要地将所需栅极线图案的一边缘置于先前所蚀刻沟槽的横向界限内。此极其不可取，因为栅极图案蚀刻可蚀刻沟槽内的栅极材料，最终导致电路故障或至少不可接受的器件配置及性能。 虽然本专利技术的动机是解决上文所识别的问题，但其絶不受此限制。本专利技术仅 受未对本说明书做解释性或其它限制性参考的文字表达的随附权利要求书及根据等效原则限制。 
技术实现思路
本专利技术包括：形成场效应晶体管的方法、形成场效应晶体管栅极的方法、形成包含晶体管栅极阵列及在所述栅极阵列外围的电路的集成电路的方法及形成包含包括第一栅极及第二接地隔离栅极的晶体管栅极阵列的集成电路的方法。在一个实施方案中，一种形成场效应晶体管的方法包括在衬底的半导电材料上方形成掩蔽材料。形成穿过所-->述掩蔽材料且进入所述半导电材料中的沟槽。在所述半导电材料中的沟槽内形成栅极介电材料。在所述掩蔽材料中的沟槽内且在所述栅极介电材料上方的所述半导电材料中的沟槽内沉积栅极材料。形成源极/漏极区域。 在一个实施方案中，一种形成场效应晶体管栅极的方法包括在衬底的半导电材料上方形成包含氮化硅的掩蔽材料。形成穿过所述包含氮化硅的掩蔽材料且进入所述半导电材料中的沟槽。在形成进入所述半导电材料中的沟槽之后移除所述掩蔽材料的氮化硅。在移除所述掩蔽材料的氮化硅之前，在所述半导电材料中的沟槽内形成栅极介电材料。在所述栅极介电材料上方的所述半导电材料中的沟槽内沉积栅极材料。 在一个实施方案中，一种形成包含晶体管栅极阵列及在所述栅极阵列外围的电路的集成电路的方法包括在衬底的半导电材料上方形成掩蔽材料。形成穿过所述掩蔽材料且进入所述半导电材料中的阵列电路沟槽。在所述掩蔽材料中的所述阵列电路沟槽内及所述半导电材料中的所述阵列电路沟槽内沉积阵列栅极材料。在沉积所述阵列栅极材料之后，形成穿过所述掩蔽材料的外围电路沟槽。在所述掩蔽材料内的所述外围电路沟槽内沉积外围电路栅极材料。 在一个实施方案中，一种形成包含晶体管栅极阵列及在所述栅极阵列外围的电路的集成电路的方法包括在衬底的半导电材料上方形成掩蔽材料。形成穿过所述掩蔽材料且进入所述半导电材料中的阵列电路沟槽。在所述掩蔽材料中的所述阵列电路沟槽内及所述半导电材料中的所述阵列电路沟槽内沉积阵列栅极材料。形成穿过所述阵列栅极材料且穿过所述掩蔽材料的外围电路沟槽。在所述阵列栅极材料内及所述掩蔽材料内的所述外围电路沟槽内沉积外围电路栅极材料。 在一个实施方案中，一种形成场效应晶体管栅极的方法包括在衬底的半导电材料上方形成掩蔽材料。所述衬底包含沟槽隔离区域。在共用掩蔽步骤中，形成穿过所述掩蔽材料且进入所述半导电材料中的第一沟槽且形成穿过所述沟槽隔离区域上方的所述掩蔽材料的第二接地隔离栅极沟槽。在共用沉积步骤中，在所述第一沟槽及第二沟槽内沉积栅极材料。 在一个实施方案中，一种形成包含包括第一栅极及第二接地隔离栅极的晶体管栅极阵列的集成电路的方法包含在衬底的半导电材料上方形成掩蔽材料。所述衬底包含沟槽隔离区域。为第一栅极形成穿过所述掩蔽材料且进入所述半导电材料中的第一沟槽。形成穿过所述沟槽隔离区域上方的所述掩蔽材料的第二接地隔离栅极沟槽。在所述第一沟槽及第二沟槽内沉积栅极材料。 本专利技术也预期其它方面及实施方案。 附图说明上文已参照以下附图描述了本专利技术的优选实施例。 图1是根据本专利技术一方面在过程中的半导体衬底片段的示意性剖面图。 图2是继图1所示步骤后的处理步骤处图1衬底片段的视图。 图3是继图2所示步骤后的处理步骤处图2衬底片段的视图。 图4是继图3所示步骤后的处理步骤处图3衬底片段的视图。 图5是继图4所示步骤后的处理步骤处图4衬底片段的视图。--> 图6是继图5所示步骤后的处理步骤处图5衬底片段的视图。 图7是继图6所示步骤后的处理步骤处图6衬底片段的视图。 图8是继图7所示步骤后的处理步骤处图7衬底片段的视图。 图9是继图8所示步骤后的处理步骤处图8衬底片段的视图。 图10是继图9所示步骤后的处理步骤处图9衬底片段的视图。 图11是继图10所示步骤后的处理步骤处图10衬底片段的视图。 图12是继图11所示步骤后的处理步骤处图11衬底片段的视图。 图13是继图12所示步骤后的处理步骤处图12衬底片段的视图。 图14是继图13所示步骤后的处理步骤处图13衬底片段的视图。 图15是根据本专利技术一方面在过程中替代实施例半导体衬底片段的示意性剖面图。 图16是继图15所示步骤后的处理步骤处图15衬底片段的视图。 图17是继图16所示步骤后的处理步骤处图16衬底片段的视图。 图18是根据本专利技术一方面在过程中另一替代实施例半导体衬底片段的示意性剖面图。 图19是继图18所示步骤后的处理步骤处图18衬底片段的视图。 图20是根据本专利技术一方面在过程中另一替代实施例半导体衬底片段的示意性剖面图。 具体实施方式本专利技术包括：形成场效应晶体管栅极的方法、形成场效应晶体管的方法及形 成包含晶体管栅极阵列及在所述栅极阵列外围的电路的集成电路的方法。所述论述主要参照形成包含晶体管栅极阵列及在所述栅极阵列外围的电路的集成电路而继续，而所属领域的技术人员将理解本专利技术的适当方面也可应用于形成单个场效应晶体管以及多个场效应晶体管及其一个或一个以上场效应晶体管栅极。 开始参照图1，一般使用参考符号10指示过程中的半导体衬底。在本文件的上下文中，术语“半导体衬底”或“半导电衬底”被定义为意指包含半导电材料的任何结构，所述半导电材料包括但不限于例如半导电晶片(单独或在其上包含其它材料的组合件中)的块状半导电材料及半导电材料层(单独或在包含其它材料的组合件中)。术语“衬底”是指任一支撑结构，其包括但不限于上文所述的半本文档来自技高网...

【技术保护点】
一种形成集成电路的方法，所述集成电路包含晶体管栅极阵列及在所述栅极阵列外围的电路，所述方法包含：在衬底的半导电材料上方形成掩蔽材料；形成穿过所述掩蔽材料且进入所述半导电材料中的阵列电路沟槽；在所述掩蔽材料中的所述阵列电路沟槽内及所述半导电材料中的所述阵列电路沟槽内沉积阵列栅极材料；在沉积所述阵列栅极材料之后，形成穿过所述掩蔽材料的外围电路沟槽；及在所述掩蔽材料内的所述外围电路沟槽内沉积外围电路栅极材料。

【技术特征摘要】
US 2006-2-2 11/346,9141.一种形成集成电路的方法，所述集成电路包含晶体管栅极阵列及在所述栅极阵列外围的电路，所述方法包含：在衬底的半导电材料上方形成掩蔽材料；形成穿过所述掩蔽材料且进入所述半导电材料中的阵列电路沟槽；在所述掩蔽材料中的所述阵列电路沟槽内及所述半导电材料中的所述阵列电路沟槽内沉积阵列栅极材料；在沉积所述阵列栅极材料之后，形成穿过所述掩蔽材料的外围电路沟槽；及在所述掩蔽材料内的所述外围电路沟槽内沉积外围电路栅极材料。2.如权利要求1所述的方法，其中形成所述外围电路沟槽暴露所述衬底的所述半导电材料，且进一步包含在沉积所述外围电路栅极材料之前在所述衬底的所述暴露的半导电材料上方形成栅极介电层，所述栅极介电层还形成在所述阵列栅极材料上方。3.如权利要求2所述的方法，其中在所述阵列栅极材料上形成所述栅极介电层。4.如权利要求3所述的方法，其中形成至少大部分所述栅极介电层包含对所述暴露的半导电材料及所述阵列栅极材料进行热氧化。5.如权利要求1所述的方法，其中使用掩蔽步骤形成所述阵列电路沟槽，且进一步包含在其中形成所述阵列电路沟槽的所述相同掩蔽步骤中形成穿过所述阵列中的所述掩蔽材料的接地栅极沟槽。6.如权利要求1所述的方法，其中使用掩蔽步骤形成所述外围电路沟槽，且进一步包含在其中形成所述外围电路沟槽的所述相同掩蔽步骤中形成穿过所述阵列中的所述掩蔽材料的接地栅极沟槽。7.如权利要求1所述的方法，其中所述掩蔽材料包含接纳于氮化硅上方的二氧化硅。8.如权利要求1所述的方法，其中所述阵列栅极材料的所述沉积用所述阵列栅极材料至少填充所述掩蔽材料中的所述阵列电路沟槽及所述半导电材料中的所述阵列电路沟槽。9.如权利要求1所述的方法，其中所述阵列栅极材料的所述沉积用所述阵列栅极材料过度填充所述掩蔽材料中的所述阵列电路沟槽及所述半导电材料中的所述阵列电路沟槽。10.如权利要求1所述的方法，其中所述外围电路栅极材料的所述沉积用所述外围电路栅极材料至少填充所述掩蔽材料中的所述外围电路沟槽及所述半导电材料中的所述外围电路沟槽。11.如权利要求1所述的方法，其中所述外围电路栅极材料的所述沉积用所述外围电路栅极材料过度填充所述掩蔽材料中的所述外围电路沟槽及所述半导电材料中的所述外围电路沟槽。12.如权利要求1所述的方法，其包含在沉积所述外围电路栅极材料之后移除至少大部分所述掩蔽材料。13.如权利要求1所述的方法，在沉积所述阵列栅极材料之后没有对所述阵列栅极材料进行光刻图案化。14.如权利要求1所述的方法，在沉积所述外围电路栅极材料之后没有对所述外围电路栅极材料进行光刻图案化。15.如权利要求1所述的方法，在沉积所述阵列栅极材料之后没有对所述阵列栅极材料进行光刻图案化，且在沉积所述外围电路栅极材料之后没有对所述外围电路栅极材料进行光刻图案化。16.如权利要求1所述的方法，其包含在所述相同掩蔽步骤中形成某些外围电路沟槽及某些阵列电路沟槽。17.一种形成集成电路的方法，所述集成电路包含晶体管栅极阵列及在所述栅极阵列外围的电路，所述方法包含：在衬底的半导电材料上方形成掩蔽材料；形成穿过所述掩蔽材料且进入所述半导电材料中的阵列电路沟槽；在所述掩蔽材料中的所述阵列电路沟槽内及所述半导电材料中的所述阵列电路沟槽内沉积阵列栅极材料；形成穿过所述阵列栅极材料且穿过所述掩蔽材料的外围电路沟槽；及在所述阵列栅极材料内及所述掩蔽材料内的所述外围电路沟槽内沉积外围电路栅极材料。18.一种形成场效应晶体管栅极的方法，其包含：在衬底的半导电材料上方形成掩蔽材料，所述衬底包含沟槽隔离区域；在共用掩蔽步骤中，形成穿过所述掩蔽材料且进入所述半导电材料中的第一沟槽且形成穿过所述沟槽隔离区域上方的所述掩蔽材料的第二接地隔离栅极沟槽；及在共用沉积步骤中，在所述第一...

【专利技术属性】
技术研发人员：金永华，库纳尔R帕雷克，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US