形成具有中间层的半导体器件的方法及该半导体器件的结构技术

叠层（３０）位于衬底（１０）上。叠层包括介质层（１６）和金属层（２６）之间的层（２４）。该层包括卤素和金属。在一个实施例中，卤素是氟。在一个实施例中，叠层是用于晶体管的控制电极叠层。在一个例子中，控制电极叠层是用于ＭＯＳＦＥＴ的栅叠层。在一个例子中，该层包括氟化铝。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及半导体器件，并且更具体地，涉及在导电材料和 介质材料之间具有中间层的半导体器件。
技术介绍
在硅CMOS(互补金属氧化物半导体)制造领域中，正在考虑使用金 属栅。优选的是对PMOS和NMOS器件使用不同的金属，使得可以对 每种类型器件的功函数进行优化。功函数的改变将影响阈值电压(VT)。 对于PMOS器件，期望功函数接近5.2eV的硅价带边缘，然而对于 NMOS器件，则期望功函数接近4.1eV的硅导带边缘。此外，材料在 用于激活随后形成的源区和漏区的温度下应当是热稳定的。如果选择的材料不具有期望的功函数，则包括增加的DIBL(漏感 应势垒降低)的短沟道效应可能会不期望地出现。例如，可能会加刷Vt 下降，增加亚阈值摆动。然而，被考虑用于PMOS器件和NMOS器件的栅的当前材料不能 满足上面的要求。因此，存在对于具有用于PMOS或NMOS器件的期 望功函数的结构以及用于这种结构的制造工艺的需要。附图说明通过实例的方式说明本专利技术，且本专利技术不受附图限制，其中相同 的附图标记表示相同的元件。图1示出根据实施例形成介质层和第一中间层之后的半导体衬底 的一部分的横截面图。图2示出根据实施例形成第一金属电极和图案化掩模之后的图16的半导体衬底；图3示出根据实施例去除NMOS区域中部分第一中间层和第一金 属电极之后的图2的半导体衬底；图4示出根据实施例形成第二中间层和第二金属电极之后的图3 的半导体衬底；图5示出根据实施例形成多晶硅栅电极之后的图4的半导体衬底；图6示出根据实施例图案化图5的半导体衬底之后的图5的半导 体衬底；以及图7示出进一步处理之后的图6的半导体衬底。本领域的技术人员应理解，附图中的元件是简单明了描绘的，且 没有必要按照比例描绘。例如，附图中一些元件的尺寸相对于其他元 件来说可能被夸大以帮助增进对本专利技术实施例的理解。具体实施例方式在一个实施例中，使用位于导电材料(例如，电极)和介质材料之间 的中间层来设置NMOS和PMOS MOSFET(金属氧化物半导体场效应晶 体管)器件的功函数。在一个实施例中，提供衬底并在衬底上形成第一 叠层，并且形成第一叠层包括在衬底上形成介质层、在介质层上形成 包括齒素和金属的第一层以及在第一层上形成金属层。通过在介质材 料(例如，高介质常数的介质)和导电材料(例如，金属栅电极)之间放置 中间层，例如A1F3，可以调制金属/介质的界面偶极子以增加有效金属 功函数。因而，界面可用来修改MOSFET中的界面电特性。另外，如 果中间层包括诸如氟的卤素，那么倘若将用氟掺杂介质作为形成中间 层的结果，那么可以改善电应力下的VT不稳定性。氟可以是期望的， 因为它可以替换当形成高介电常数的介质时产生的不希望的氯(C1)杂 质。此外，中间层可用在其他器件中，如DRAM(动态随机存取存储器) 电容器和MIM(金属-绝缘体-金属)电容器。在一些实施例中，中间层(或 多于一个中间层)在控制电极叠层内。控制电极叠层可以是栅叠层(例 如，MOSFET的栅叠层)、电容器的叠层(例如，它可包括金属、介质和 中间层)、用于DRAM的叠层、非易失性存储器(NVM)的叠层，或另外类似器件的叠层。图1示出包括衬底12、介质层16和第一中间层18的半导体器件 10。衬底12可以是金属、半导体衬底等或者上述材料的组合。在优选 实施例中，衬底是半导体衬底12并且包括隔离区14，例如浅沟槽隔离 (STI)区。半导体衬底12可以是任何半导体材料或材料的组合，例如砷 化镓、硅锗、绝缘体上硅(SOI)(例如，全耗尽SOI(FDSOI))、硅、单晶 硅等以及上述材料的组合。在图中所示的实施例中的介质层16是第一栅绝缘层16，如高介 电常数(high-k或W-k)材料(例如，Hf02、 HfxZrLx02或HfxZryOz)、 二氧 化硅或上述材料的组合。高k材料具有大于二氧化硅的介电常数的介 电常数。介质层16可以由任何合适的工艺，如热生长、化学气相沉积 (CVD)、原子层沉积(ALD)、物理气相沉积(PVD)等或上述工艺的组合 形成。如将在进一步讨论后理解，第一中间层18是在介质层16和导电 层之间，如金属栅电极之间的中间层。在图中所示的实施例中，第一 中间层18是PMOS晶体管的中间层。在一个实施例中，第一中间层18 是任意的金属卤化物，如金属氟化物、金属氯化物、金属溴化物、金 属碘化物或上述材料的组合。优选金属氟化物，因为氟比其他卤素更 具电负性。如果第一中间层18是金属氟化物，则它可以是氟化铷(RbF)、 氟化锂(LiF)、氟化铯(CsF)、氟化镁(MgF2)、氟化锶(SrF)、以及氟化钪 (ScF)、氟化铝(AlFs)、金属和氟的任意组合(例如，包括铝和氟的材料，如氟化的氧化铝(Al203))等或上述材料的组合。如将在下面解释的一些金属氟化物，如氟化铷(RbF)、氟化锂(LiF)、氟化铯(CsF)、氟化镁(MgF2)、 氟化锶(SrF)和氟化钪(ScF)可以更适合设置NMOS器件的功函数。在图中所示的实施例中，由于第一中间层18用在PMOS半导体器 件中，所以希望对于第一中间层18所选的材料包括与诸如氟的卤素组合的相对电负性的金属。一种合适的材料是包括铝和氟的材料，如A1F3。特别地，由于A1F3包括高浓度的电负性氟原子以及与其他金属 相比相对电负性的金属阳离子(铝)，因而A1F3是PMOS器件的优选中 间层。期望A1F3中元素的高电负性能将PMOS器件的有效功函数增加 到所希望的水平。具有较高电负性的金属具有较高的真空功函数。另 外，金属-介质(金属-半导体)界面处的有效功函数(势垒高度)也与接触 金属和介质的相对电负性有关。这是因为作为原子吸引共享电子到自 身的能力的电负性确定在金属-介质界面处发生多少电荷交换。本界面 处的电荷交换导致界面电偶极子，而界面电偶极子部分地确定有效功 函数(或势垒高度)。因此，界面电偶极子的数量和极性取决于接触金属 和介质的相对电负性。另外，A1F3具有大约1260摄氏度的熔化温度，该熔化温度大于典 型地用于激活源区和漏区中掺杂剂的温度。(掺杂剂激活通常发生在大 约1000摄氏度)。而且，由于据报道AlFs不吸水(H20)，所以可用作栅 氧化物的AlF3将与下面的氧化铪(Hf02)层很好地工作。此外，据报道 A1F3具有优良的机械强度。如果第一中间层18是A1F3，它可以通过任何合适的工艺形成在介 质层16上，如PVD(例如，来自A1F3靶的溅射或者Al在Ar/F2环境中 的反应溅射)、ALD、 CVD、电子束沉积等或上述工艺的组合。另外， 第一层18是A1F3，它可以通过将预先被形成(例如，通过CVD、 ALD 或PVD形成)的铝层氟化来形成。如果第一中间层18是氟化的A1203，则它可以通过形成八1203并 随后将其氟化而形成。不管是氟化Al还是Ab03(例如，通过ALD、CVD 或PVD),都可通过使用F2、 CF4、 CxHyFz、 NF3等或上述组合的气体或 等离子体来发生氟化。第一中间层18可在大约1至大约15埃厚之间。优选使第一中间层18尽可能薄以实现期望的功函数但足够薄以至不能恶化半导体器件的电容。电容(C)被定义为介电常数(K)乘以本文档来自技高网...

【技术保护点】
一种方法，包括：　提供衬底；以及　在所述衬底上形成第一叠层，其中形成所述第一叠层包括：　在所述衬底上形成介质层；　在所述介质层上形成包括卤素和金属的第一层；以及　在所述第一层上形成金属层。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：詹姆斯K舍费尔，拉马I海格德，斯里坎斯B萨玛维丹，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]