在晶片上的硅化物形成制造技术

一种在半导体晶片上选择性形成硅化物的方法，其中在施加 SiProt掩膜(10，16，22)之前在整个晶片上沉积金属层(12)，从 而对掩膜(10，16，22)的任何蚀刻都不会导致硅晶片的任何表面损伤。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种在半导体晶片上选择性地形成硅化物的方法。
技术介绍
M0S晶体管是半导体器件的重要部件，M0S晶体管的栅极的电特 性直接影响到这类器件的质量。MOS晶体管的栅极区典型地包括作为 主导电层的多晶硅层或非晶硅层，以及有时候在主导电层上堆叠的硅 化物层，例如硅化钴或硅化钛或硅化镍。类似地，MOS晶体管的源极 和漏极有源区典型地包括可由硅化物层覆盖的掺杂硅层。这些硅化物 层提供了良好的欧姆接触，从而减小了 MOS晶体管的层电阻并增加了 其中结合了该MO S晶体管的半导体器件的运行速度。存在许多期望减小集成电路的一些晶体管的接触电阻并通过维 持较高接触电阻来保护其它晶体管免受静电放电影响的应用。因此， 期望选择性地对需要减小接触电阻的晶体管的栅极、漏极和/或源极 区进行硅化而保持其它晶体管的相应区域不被硅化，从而维持有源区 和多晶硅区都具有较高接触电阻和方块电阻(sheet resistance)。在一些已知方法中，典型地采用掩膜来防止在不想被硅化的区 域上形成硅化物。该掩膜可以由叠层来形成， 一方面，叠层包括例如 通过CVD (化学气相沉积)从原硅酸四乙酯(TEOS)得到的二氧化硅 (Si02)层之类的氧化层，另一方面，叠层包括例如氮化硅(Si3N4) 层之类的氮化层。现有技术中将这样的掩膜称为硅保护掩膜或 SiProt掩膜。在该掩膜保护的晶片区域上不形成硅化物。然而，在上述方法中有许多缺点。掩膜的形成需要热预算，该 热预算在90nm以及更小的工艺中与结不是太兼容。另外，还会在MOS 晶体管中产生应力。最后，上述方法本身需要相对多的步骤，尤其是 在沉积钴(Co)之前为去除Si02阻止层的去氧步骤，这导致挖出不期望的STI (浅槽隔离)槽。公开号为US2005/64638的美国专利申请描述了一种意在减轻上 述缺点的在晶片上选择性地形成硅化物的方法。所提出的方法包括步 骤a)在不想被硅化的区域顶部形成阻止层，b)经由阻止层进行离 子注入，c)去除阻止层，d)在该薄层上沉积一个金属层(该金属能 够通过与硅进行热反应来形成硅化物)，e)执行适合于对通过步骤 d)所沉积的金属进行硅化的热处理，以及f)将没有对步骤e)的热 处理进行反应的金属去除。然而，在该处理流程中，必须在需要硅化的区域处蚀刻SiProt 掩膜(阻止层)，因此使得这些区域易受蚀刻处理的侵蚀，导致不期 望的表面损伤。
技术实现思路
因此，最好提供一种用于在晶片上选择性地形成硅化物的方法， 其中防止了在SiProt层的蚀刻过程中对要被硅化的区域的损伤。根据本专利技术，提供了一种在半导体晶片上选择性地形成硅化物 的方法，该半导体晶片包括要在其上形成硅化物的第一区域和不想在 其上形成硅化物的第二区域，该方法包括a) 在所述晶片上沉积金属层来覆盖所述第一和第二区域；b) 沉积掩膜层来覆盖所述金属层；和 C)执行硅化工艺；其中使所述掩膜层形成图案以使得仅在所述第一区域中的金属 暴露于所述硅化工艺。这样，因为在掩膜层之前沉积金属层，所以晶片表面不会遭受 任何掩膜蚀刻的侵蚀和随后的劣化。在一个示例实施例中，使掩膜层形成图案以使得仅暴露处在半 导体晶片的第二区域中的金属层，并随后在执行硅化工艺之前(优选 地通过湿法或干法蚀刻)去除金属层的暴露部分。优选地，随后执行 选择性蚀刻工艺来去除任何未反应的金属。在另一个示例实施例中，使掩膜层形成图案来仅暴露处在第一区域中的金属层，接下来，在执行硅化工艺之前沉积非晶硅盖层来覆 盖第一和第二区域。在这种情况下，可通过干法蚀刻使掩膜层形成图案，并且优选地在达到大约100-15(TC的相对低的温度下沉积非晶硅 盖层。优选地，在硅化工艺之后再次执行选择性蚀刻工艺，以便去除 任何残留的或未反应的材料。在一个实施例中，在沉积掩膜层之前可 以沉积电介质层，并且使用掩膜层来蚀刻电介质层，以便仅留下未被 暴露于所述硅化工艺的区域中的所述电介质层。将理解的是金属层可以包括能够被硅化的任何适合的金属，包 括但不限于Co、 Ni、 Ti等。类似地，掩膜可以包括任何适合的材料， 包括但不限于氧化物、氮化物、碳化物或无定形碳，或者它们的组合。通过参照下面描述的实施例将明了和说明本专利技术的这些和其它 方面。附图说明现在将仅通过例子并参照附图来描述本专利技术的实施例，其中图1示意性示出在根据现有技术的用于在晶片上选择性地形成 硅化物的方法的工艺流程中的基本步骤；图2示意性示出在根据本专利技术第一示例实施例的用于在晶片上 选择性地形成硅化物的方法的工艺流程中的基本步骤；图3示意性示出在根据本专利技术第二示例实施例的用于在晶片上 选择性地形成硅化物的方法的工艺流程中的基本步骤；和图4示意性示出在根据本专利技术第三示例实施例的用于在晶片上 选择性地形成硅化物的方法的工艺流程中的基本步骤。具体实施例方式参照附图中的图1，如上面的简述，在根据现有技术的工艺流程 中，首先(1)用SiProt层IO覆盖整个晶片，该SiProt层10包括 氧化物、氮化物或上面提及的与现有技术相关的类型的叠层。区域A 将被硅化，区域B表示不想进行硅化的I/O晶体管。通过湿法蚀刻、 干法蚀刻或两者的组合在要硅化的区域处对SiProt层10进行蚀刻(2)。实际上，要硅化的区域往往形成晶片表面的90% — 99%左右。 接下来，以任何适合的方法对晶片进行清洁，比如湿法蚀刻、干法蚀 刻、化学蚀刻、反应蚀刻或物理蚀刻(溅射蚀刻)，并在整个晶片上 沉积(3)金属层12。最后，执行(4)热处理(退火)来在未被SiProt 层IO保护的区域处产生硅化物14，并随后执行选择性的蚀刻处理来 去除所有未反应的金属。如上所述，在参照图1图解说明和描述的工艺流程中，在要硅 化的区域中去除SiProt (由于缺陷和残留物)会使这些区域的Si表 面劣化。这是需要很专门的清洁处理的原因，但由于不规则的硅化(穿 刺，spiking)导致结泄漏或硅化物侵蚀，因此仍然发生产量降低。本专利技术通过首先执行金属沉积步骤，然后防止在预定位置处的 金属形成硅化物并最后执行硅化步骤，克服了该缺陷。参照附图中的图2，在根据本专利技术的第一示例实施例的方法中， 首先(1)在整个晶片上沉积金属(例如Co、 Ni、 Ti等)层12 (例 如50-200埃)，既覆盖要硅化的区域(A)也覆盖不想硅化的区域(B)。 接下来(2)，在金属层12上沉积硬掩膜(例如氧化物/氮化物/碳化 物)16，并形成图案来去除不想硅化的区域(B)中的硬掩膜16。最 后，在进行硅化退火以使得在其中保留了金属层并去除了所有未反应 金属的区域中形成硅化物14 (4)之前，通过湿法或干法蚀刻将金属 层12形成图案，以便从不想硅化的区域中去除金属层并且从要硅化 的区域(A)中去除硬掩膜(3)。因此，在提出的方法中，通过(优选地通过湿法蚀刻)去除非 常薄(典型地在5到30nm之间)的金属层来形成SiProt图案。所提 出的新工艺流程的主要优点之一是SiProt图案形成被限制在I/O晶 体管区域(B)，这样对器件的总泄漏造成的影响很小(这是因为要 硅化的区域往往形成晶片表面的90% — 99%左右，而要保护的区域(输 入/输出晶体管)往往仅形成大约1%—10%的晶片表面)。而且，受保 护的本文档来自技高网...

【技术保护点】
一种在半导体晶片上选择性地形成硅化物的方法，该半导体晶片包括要在其上形成硅化物的一个或多个第一区域（Ａ）以及不想在其上形成硅化物的一个或多个第二区域（Ｂ），所述方法包括：　ａ）在所述晶片上沉积金属层（１２）来覆盖所述第一和第二区域（Ａ，Ｂ）；　ｂ）施加掩膜层（１６，１０，２２）来覆盖所述金属层（１２）；和　ｃ）执行硅化工艺；　其中，使所述掩膜层（１０，１６，２２）形成图案以使得仅在所述一个或多个第一区域（Ａ）中的金属暴露于所述硅化工艺。

【技术特征摘要】
【国外来华专利技术】2006.9.29 EP 06301001.11.一种在半导体晶片上选择性地形成硅化物的方法，该半导体晶片包括要在其上形成硅化物的一个或多个第一区域(A)以及不想在其上形成硅化物的一个或多个第二区域(B)，所述方法包括a)在所述晶片上沉积金属层(12)来覆盖所述第一和第二区域(A，B)；b)施加掩膜层(16，10，22)来覆盖所述金属层(12)；和c)执行硅化工艺；其中，使所述掩膜层(10，16，22)形成图案以使得仅在所述一个或多个第一区域(A)中的金属暴露于所述硅化工艺。2. 如权利要求l所述的方法，其中使所述掩膜层(16)形成图 案以使得仅暴露处在半导体晶片的所述一个或多个第二区域(B)中 的金属层(12)，接下来，在执行硅化工艺之前去除金属层(12)的 暴露部分。3. 如权利要求2所述的方法，其中随后执行选择...

【专利技术属性】
技术研发人员：埃里克·格里岑，韦罗妮克·德容，斯尔詹·科尔迪克，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL