半导体器件及其制造方法技术

本发明专利技术公开一种半导体器件及其制造方法。由于不需要额外间距来形成屏蔽线，所以减小了金属线的ＣＤ，从而改善了金属线的数据传送特性、信号收发特性和噪音特性。该半导体器件包括：多根金属线，其布置在半导体器件上；多个绝缘层，其布置在金属线上；以及多个屏蔽线，其布置在绝缘层之间。

【技术实现步骤摘要】

本专利技术涉及。更具体地说，本专利技术涉及包括金属线的半 导体器件及其制造方法。
技术介绍
半导体器件制造为通过在硅片上沉积/蚀刻材料并将杂质掺入到硅片的预定区 域中来根据特定目的进行操作。半导体器件的典型实例是半导体存储器件。半导体存储器 件包括大量元件(例如，晶体管、电容器和电阻器)以执行特定目的。各种元件通过导电层 连接在一起以交换数据或信号。随着半导体器件的制造技术被开发出来，已经做出许多努力来通过增加半导体器 件的集成密度而在晶片上制造更大量的芯片。因此，设计规则的临界尺寸(⑶)逐渐减小以 增加集成密度。此外，日益需要半导体器件以更高的速度操作并减少能耗。为了增加集成密度，需要减小半导体器件中的元件的尺寸并减小将元件连接在一 起的互连电路的长度和宽度。另外，互连电路的电阻值必须是小的从而通过宽度窄的互连 电路在半导体器件内以最小损耗传送电信号。通常，在半导体器件中，在各种层上形成金属线以将元件或互连电路电连接在一 起。然后，形成触点插塞以便将上金属线连接至下金属线。最近的研究是使用电阻值低的 铜(Cu)作为金属线材料或减少金属线本身的图案密度。
技术实现思路
本专利技术涉及提供一种，其中，由于屏蔽线借助于自对准 工序形成于金属线之间，不需要用于形成屏蔽线的额外间距并由此减小了金属线的CD，从 而改善了金属线的数据传送特性、信号收发特性和噪音特性。在本专利技术的一个实施例中，一种半导体器件包括多根金属线，其布置在半导体器 件上；多个绝缘层，其布置在所述金属线上；以及多根屏蔽线，其布置在所述绝缘层之间。 相应地，由于不需要额外间距来形成屏蔽线，所以减小了金属线的CD，从而改善了金属线的 数据传送特性、信号收发特性和噪音特性。所述屏蔽线可以包括钨(W)，并且所述绝缘层可以包括氮化物膜。所述金属线可以 包括由铝(Al)或铜(Cu)形成的金属膜；以及阻挡金属膜，其由氮化钛(TiN)形成并位于 所述金属膜的上方和下方。所述半导体器件还可以包括层间介电层，其布置在所述金属线的下方；蚀刻停 止层，其布置在所述层间介电层上；以及氧化物膜，其布置在所述蚀刻停止层上。因此，可以 在金属线的下方容易地形成具有预定厚度的氧化物图案。所述氧化物膜的厚度可以与所述绝缘层的厚度大致相等。因此，金属线和屏蔽线 可以形成为具有大致相等的高度。多根屏蔽线的端部可以连接在一起并连接至接地触点插塞。因此，容易将多根屏蔽线接地从而改善对金属线的屏蔽效果。在本专利技术的另一实施例中，一种半导体器件的制造方法包括在半导体器件中形 成多根金属线；在包括所述金属线在内的半导体器件的整个表面上形成多个绝缘层；以及 在各个所述绝缘层之间形成多根屏蔽线。相应地，由于不需要额外间距来形成屏蔽线，所以 减小了金属线的⑶，从而改善了金属线的数据传送特性、信号收发特性和噪音特性。形成所述金属线的步骤可以包括在所述半导体器件中形成下阻挡金属膜、金属 膜和上阻挡金属膜；以及利用光刻工序来蚀刻所述上阻挡金属膜、所述金属膜和所述下阻 挡金属膜。所述上阻挡金属膜和所述下阻挡金属膜可以包括氮化钛膜，并且所述金属膜包括 钨膜。形成所述屏蔽线的步骤可以包括在包括所述金属线在内的半导体器件的整个表 面上沉积屏蔽线材料；对沉积的屏蔽线材料的上部进行蚀刻；以及在所述金属线和所述屏蔽线 上形成层间介电层。这样，在不执行独立光刻工序的情况下，借助于自对准工序形成屏蔽线。对所述屏蔽线材料的上部进行蚀刻的步骤可以包括借助于化学机械抛光(CMP) 工序将所述屏蔽线材料的上部平坦化；以及借助于回蚀工序蚀刻余留的屏蔽线材料的上 部。在沉积所述屏蔽线材料之前，所述方法还可以包括在包括所述金属线在内的半导体器 件的整个表面上形成由氮化钛形成的阻挡金属膜。所述屏蔽线的高度可以与所述金属线的 高度大致相等。在形成所述金属线之前，所述方法还可以包括在所述半导体器件中形成层间介 电层；在所述层间介电层上形成蚀刻停止层；以及在所述蚀刻停止层上形成氧化物膜。所述氧化物膜的厚度可以与所述绝缘层的厚度大致相等。因此，金属线的下部高 度可以与屏蔽线的下部高度大致相等。形成所述屏蔽线的步骤可以包括将各个屏蔽线的端部连接在一起并将各个屏蔽 线的端部连接至接地触点插塞。因此，可以改善对金属线的屏蔽效果。所述绝缘层可以形成在所述金属线的顶面和侧壁上以及所述蚀刻停止层的顶面 上。形成所述绝缘层的步骤可以利用低压化学气相沉积(LP-CVD)工序来执行，并且 形成所述绝缘层的步骤可以包括通过调节所述绝缘层的厚度来调节所述屏蔽线的临界尺 寸。所述屏蔽线的CD和所述绝缘层的厚度可以为所述金属线的临界尺寸的约1/3。因 此，可以在将金属线的⑶维持在现有水平的情况下形成屏蔽线。附图说明图IA和图IB分别是根据本专利技术实施例的半导体器件的平面图和截面图。图2A至图2F是根据本专利技术实施例的半导体器件的制造方法的截面图。图3是根据本专利技术实施例的半导体器件的平面图。具体实施例方式下面参考附图详细描述本专利技术的实施例。在全部附图中尽量使用相同的附图标记5表示相同或相似的元件。图IA和图IB是根据本专利技术实施例的半导体器件的平面图和竖直截面图。具体地 说，图IB是沿着图IA中的线A-A’截取的截面图。参考图1A，根据本专利技术实施例的半导体 器件包括形成为线距(line and space)图案的多根金属线10。虽然金属线10位于绝缘 层30的下方，但是图IA仍示出金属线10作为参考。在一个实施例中，半导体器件是例如 DRAM、NAND、或NOR器件等半导体存储器件。在一个实施例中，金属线10是形成于例如晶体 管(未示出)等存储单元(cell，又称为晶胞)上的互连电路以将半导体器件的一部分连接 至半导体的另一部分。根据实施方式，金属线10包括铝、铜或钨。在金属线10的侧壁上形 成具有预定宽度的绝缘膜30。在金属线10之间由绝缘膜30限定的间距中形成屏蔽线20。金属线10将元件或互连电路电连接在一起或者用作用于传送数据的数据线。屏 蔽线20形成于金属线10之间以避免由相邻金属线10之间的连接、干扰或噪音引起的重大 故障。如果在所有金属线10之间形成屏蔽线20，则半导体器件的面积将显著增大。因此， 在本专利技术实施例中，屏蔽线20形成于重要金属线10之间。参考图1B，金属线10可以包括金属膜12以及设置在金属膜12的下方和上方的阻 挡金属膜14和16。金属膜12可以包括铝(Al)或铜(Cu)，并且阻挡金属膜14和16可以 包括氮化钛(TiN)。在金属线10的下方形成有氧化物膜46。氧化物膜46的厚度形成为与 绝缘层30的厚度大致相等。因此，金属线10的高度可以与屏蔽线20的高度一致。在金属线10的下方形成有层间介电层42和蚀刻停止层44。层间介电层42可以 包括氧化物，并且蚀刻停止层44可以包括氮化物。在包括侧壁和上表面在内的金属线10的整个表面上沉积绝缘层30。绝缘层30使 相邻金属线10彼此绝缘，提供用于在相邻金属线10之间形成屏蔽线20的间距，并且使相 邻金属线10与屏蔽线20绝缘。绝缘层30可以由氮化物形成。绝缘层30的厚度可以形成 为金属线10的CD的约1/3。在该情况下，屏蔽线20可以形成为具有与金属线10的CD的 约1/3对应的⑶，从而线(即金属线10)之间本文档来自技高网...

【技术保护点】
１．一种半导体器件，包括：第一金属线和第二金属线，其布置在限定晶体管的基板上，在所述第一金属线和所述第二金属线之间限定有凹陷部；绝缘层，其共形地形成在所述凹陷部内；以及屏蔽线，其布置在所述第一金属线与所述第二金属线之间并布置在所述凹陷部内，所述绝缘层将所述屏蔽线与以下金属线电隔离：即，所述第一金属线和所述第二金属线。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李尚洙，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]