半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法，该方法包括：蚀刻半导体基板以形成多个柱；在柱的侧壁上沉积第一保护膜；首先用沉积有第一保护膜的柱作为掩模蚀刻所述半导体基板；在所述柱的侧壁以及经首次蚀刻的半导体基板上形成第一绝缘膜；用包括第一绝缘膜的柱作为掩模再次蚀刻半导体基板；在经再次蚀刻的半导体基板的表面上形成第二保护膜和第二绝缘膜；在包括第二绝缘膜的柱的侧壁上沉积阻挡膜；以及移除位于柱的一个侧壁处的第一绝缘膜、第二绝缘膜和阻挡膜以形成由第一保护膜与第二保护膜限定的触点孔。

【技术实现步骤摘要】

本专利技术涉及，更具体地涉及包括竖直沟道晶体管的半导 体器件的制造方法。
技术介绍
由于半导体器件的集成度增加，晶体管的沟道长度已经逐渐减小。然而，晶体管的 沟道长度的减小会引起例如漏极引发势垒降低(DIBL)现象、热载流子效应和击穿现象等 短沟道效应。为了避免短沟道效应，已经提出各种方法。这些方法的实例包括降低接面区 域的深度的方法或者通过在晶体管的沟道区域中形成凹陷部来增加沟道长度的方法。然而，随着半导体存储器件(具体地说为DRAM)的集成密度逐渐增加至千兆位，需 要制造更小尺寸的晶体管。也就是说，千兆位DRAM的晶体管需要器件面积小于8F2(F 最 小特征尺寸)，并且进一步需要4F2的器件面积。结果，即使沟道长度成比例地减小，也难以 利用现有平面晶体管的结构获得需要的器件面积，其中，现有平面晶体管具有形成于半导 体基板上的栅电极以及形成于栅电极两侧的接面区域。为了解决该问题，已经提出一种竖直沟道晶体管。竖直沟道晶体管的制造方法如 下。借助于光刻工序以预定深度蚀刻半导体基板的单元区域以形成顶部柱以及将顶部柱的 侧壁围绕的间隔物。用间隔物作为蚀刻掩模进一步蚀刻露出的半导体基板以形成沟槽。对 沟槽执行各向同性湿式蚀刻工序以形成颈部柱，该颈部柱构成与顶部柱一体的结构并沿着 竖直方向延伸。颈部柱形成为宽度比顶部柱的宽度窄。在颈部柱的外侧壁上形成栅极绝缘膜和包括导电膜的围绕栅极。对与围绕栅极相 邻近的半导体基板执行离子注入工序以形成位线杂质区域。蚀刻半导体基板至与杂质区域 间隔开的深度以形成与杂质区域隔开的埋入式位线。为了避免在埋入式位线之间形成短 路，需要深深地蚀刻半导体基板。依次执行后续工序以获得根据现有技术的具有竖直晶体管的半导体器件。然而，蚀刻半导体基板以将埋入式位线间隔开的方法降低了半导体基板的集成 度。因此，当埋入式位线的宽度变小时，难以充分地保证在后续工序中与埋入式位线电接触 所需的面积。此外，为了形成与埋入式位线接触的位线触点，需要执行额外工序，从而使工序复 杂化并且增加了制造成本。
技术实现思路
本专利技术的各个实施例涉及提供，所述方法包括蚀刻半 导体基板以形成第一柱，所述第一柱是所形成的多个柱的一部分；在所述第一柱的第一侧 壁和第二侧壁上沉积第一保护膜；利用所述第一柱和所述第一保护膜作为掩摸对所述半 导体基板执行第一蚀刻工序以使所述第一柱的下部延长并限定所述第一柱的第一延长下 部；在所述第一柱的第一侧壁和第二侧壁以及所述第一柱的第一延长下部上形成第一绝缘膜；利用所述第一柱和所述第一绝缘膜作为掩摸对所述半导体基板执行第二蚀刻工序以使 所述第一柱的下部延长并限定所述第一柱的第二延长下部；至少在所述第一柱的第二延长 下部上形成第二保护膜和第二绝缘膜；在包括所述第一延长下部和所述第二延长下部在内 的所述第一柱的第一侧壁和第二侧壁上沉积阻挡膜，所述阻挡膜被沉积在所述第二绝缘膜 上；以及移除设置在所述第一柱的第一侧壁上的所述第一绝缘膜、所述第二绝缘膜和所述 阻挡膜以限定使所述第一柱的第一侧壁的一部分露出的触点孔，所述触点孔限定在所述第 一保护膜与所述第二保护膜之间。所述第一保护膜和所述第二保护膜包括氧化物膜，其中，设置在所述第二侧壁上 的所述第一绝缘膜、所述第二绝缘膜和所述阻挡膜保持完好，所述第二侧壁位于所述第一 侧壁的相对侧。在所述第一柱的上表面设置有硬掩摸图案。所述第一绝缘膜和所述第二绝缘膜包 括氮化物膜。所述阻挡膜包括氮化钛膜。所述阻挡膜利用如下步骤来移除，所述步骤包括形成如下牺牲氧化物膜，所述牺 牲氧化物膜的高度低于所述半导体基板上的所述第一柱的上表面的高度；在所述第一柱和 所述牺牲氧化物膜上沉积多晶硅层；移除所述多晶硅层的第一部分以使位于所述第一柱的 第一侧壁附近的所述阻挡膜露出；以及移除露出的所述阻挡膜。所述牺牲氧化物膜包括SOD膜，其中，位于所述第一柱的第二侧壁附近的所述阻 挡膜保持被所述多晶硅层覆盖并且在移除所述第一侧壁附近的阻挡膜时不被移除。移除所 述多晶硅层的第一部分的步骤包括在不将离子注入到所述多晶硅层的第一部分的情况下 将离子注入到所述多晶硅层的第二部分中；以及移除所述第一多晶硅层。所述离子注入工序执行多次。所述离子注入工序以相对于与所述半导体基板的表 面垂直的角度在0°至30°的范围内的角度执行。还包括在使所述第一侧壁附近的所述阻 挡膜露出之后，移除所述多晶硅层和所述牺牲氧化物膜。所述阻挡膜利用如下步骤来移除，所述步骤包括在所述半导体基板和所述第一 柱上形成牺牲氧化物膜；移除所述牺牲氧化物膜以使所述第一柱露出；在所述第一柱的上 表面和所述牺牲氧化物膜的上表面上形成使位于所述第一柱的第一侧壁附近的阻挡膜露 出的掩摸图案；以及移除从所述掩摸图案露出的阻挡膜。所述掩摸图案包括氧化物膜。还包括在移除所述第一侧壁附近的阻挡膜之后移除 所述掩摸图案和所述牺牲氧化物膜。所述第二绝缘膜通过将所述第二保护膜的表面氮化来 获得。所述第一柱的第一延长下部的深度具有作为蚀刻目标的最终形成的触点孔的临界尺 寸。一种半导体器件的制造方法，所述方法包括蚀刻半导体基板以形成柱；在所述 柱的第一侧壁和第二侧壁上形成由第一材料形成的第一膜，所述第一侧壁和所述第二侧壁 位于所述柱的相对两侧；蚀刻所述半导体基板以使所述柱的下部延长并限定所述柱的第一 延长部分；在所述第一侧壁和所述第二侧壁以及所述第一延长部分上形成由第二材料形成 的第一膜；蚀刻所述半导体基板以使所述柱的下部延长并在所述第一延长部分下方限定所 述柱的第二延长部分；至少在所述第二延长部分上形成由第一材料形成的第二膜；至少在 所述由第一材料形成的第二膜上形成由第二材料形成的第二膜；在包括所述第一延长部分 和所述第二延长部分在内的所述柱的第一侧壁和第二侧壁上形成由第三材料形成的膜，所述由第三材料形成的膜沉积在所述由第二材料形成的第二膜上；以及移除位于所述第一侧 壁附近的所述由第二材料形成的第一膜、所述由第二材料形成的第二膜以及所述由第三材 料形成的膜以限定使所述柱的第一侧壁的一部分露出的触点孔，所述触点孔限定在所述由 第一材料形成的第一膜与所述由第一材料形成的第二膜之间。所述第一材料是氧化物，所述第二材料是氮化物，并且所述第三材料包括氮化钛。 位于所述第二侧壁附近的所述由第二材料形成的第一膜、所述由第二材料形成的第二膜、 以及所述由第三材料形成的膜在移除步骤期间保持完好。一种半导体器件包括柱，其形成于基板上；第一保护膜，其形成于所述柱的第一 侧壁的上部；第二保护膜，其形成于所述柱的第二侧壁的上部；第三保护膜，其形成于所述 柱的第一侧壁的下部；第一间隔，其限定在所述第一保护膜与所述第三保护膜之间，所述第 一间隔使所述柱的第一侧壁露出；第四保护膜，其形成于所述柱的第二侧壁的下部；第二 间隔，其限定在所述第二保护膜与所述第四保护膜之间，所述第二间隔使所述柱的第二侧 壁露出；以及绝缘膜，其形成于所述第二保护膜、所述第二间隔和所述第四保护膜上。所述绝缘膜包括第一绝缘膜，其形成于所述第二保护膜和所述第二间隔上；以 及第二绝缘膜，其形成于所述第四保护膜上。附图说明图Ia至图11是示出根据本专利技术实施例的半导体器件的制造方法的剖视图。图加至图2c是示出根据本专利技术另一实施本文档来自技高网...

【技术保护点】
１．一种半导体器件的制造方法，包括：蚀刻半导体基板以形成第一柱，所述第一柱是所形成的多个柱的一部分；在所述第一柱的第一侧壁和第二侧壁上沉积第一保护膜；利用所述第一柱和所述第一保护膜作为掩摸对所述半导体基板执行第一蚀刻工序，以使所述第一柱的下部延长并限定所述第一柱的第一延长下部；在所述第一柱的第一侧壁和第二侧壁以及所述第一柱的第一延长下部上形成第一绝缘膜；利用所述第一柱和所述第一绝缘膜作为掩摸对所述半导体基板执行第二蚀刻工序，以使所述第一柱的下部延长并限定所述第一柱的第二延长下部；至少在所述第一柱的第二延长下部上形成第二保护膜和第二绝缘膜；在包括所述第一延长下部和所述第二延长下部在内的所述第一柱的第一侧壁和第二侧壁上沉积阻挡膜，所述阻挡膜被沉积在所述第二绝缘膜上；以及移除设置在所述第一柱的第一侧壁上的所述第一绝缘膜、所述第二绝缘膜和所述阻挡膜以限定使所述第一柱的第一侧壁的一部分露出的触点孔，所述触点孔限定在所述第一保护膜与所述第二保护膜之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：成旼哲，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]