The present invention discloses a device test pattern generating memory chip and method, method of test pattern generation memory chip contains style according to a first signal and a second signal is generated and output style, a style enable signal; a memory block according to the signal, a signal and the style of the enable signal, generates and outputs a first pre input output signal and a second signal input and output pre execution; XOR logic operation output signal and the second signal to a third input pattern, and outputs a first enable signal; according to the first enable signal, the first signal and the second input and output pre pre input output signal, and output a first input output signal and a second input output signal; and according to the first input output signal and the second input and output signal of Each memory cell in the memory chip writes a specific logic potential.
【技术实现步骤摘要】
本专利技术是有关于一种，尤指一种利用 简单逻辑电路简化。
技术介绍
在最新的动态随机存取存储器架构6F2、8F2开放式位元(open-bite line)架构 中，因为6F2、8F2开放式位元架构的存储单元(memory cell)更小，所以对于每一存储单元 而言，存储单元的排列方式更紧密且具有更多来自相邻存储单元的噪声。由于6F2、8F2开放式位元架构的动态随机存取存储器的单位面积内具有更多存储 单元，所以要对6F2、8F2开放式位元架构的动态随机存取存储器写入正确的测试样式(test pattern)将会变得非常困难。因此降低测试的位元成本(bit cost)变成是存储器晶片 设计者的一个重要课题。在先前技术中，没有简易的测试方法可对动态随机存取存储器写 入团块样式(solid pattern)、棋盘式样式(check board pattern)、列条码样式(row bar pattern)及行条码样式(column bar pattern) 0因此，利用先前技术的测试方法很难降低 位元成本。
技术实现思路
本专利技术的主要目的是提供一种存储器晶片的测试样式的...
【技术保护点】
１．一种产生存储器晶片的测试样式的装置，其特征在于，包含：一第一逻辑电路，具有一第一输入端，用以接收一第一样式讯号，一第二输入端，用以接收一第二样式讯号，及一输出端，用以输出一样式致能讯号，其中该第一逻辑电路是用以根据该第一样式讯号与该第二样式讯号，产生并输出该样式致能讯号；一第二逻辑电路，具有一第一输入端，用以接收一存储器区块讯号，一第二输入端，用以接收一分段讯号，一第三输入端，耦接于该第一逻辑电路的输出端，用以接收该样式致能讯号，一第一输出端，用以输出一第一预输入输出讯号，及一第二输出端，用以输出一第二预输入输出讯号，其中该第二逻辑电路是用以根据该存储器区块讯号与该分段...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：王释兴，夏浚清，欧阳策群，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。