高压金属氧化物半导体元件与制作方法技术

本发明专利技术提出一种高压金属氧化物半导体元件与制作方法。该高压金属氧化物半导体元件包括基板；位于该基板表面上的栅极结构；位于该基板内部的阱区，从顶面视之此阱区在水平面上构成一元件区；位于该阱区内部的漂移区；位于该阱区内部的源极；位于该漂移区内部的漏极，其与该栅极结构以该第一漂移区隔开；以及位于该基板表面下方且不涵盖整个元件区的Ｐ型掺杂区，该Ｐ型掺杂区以离子植入技术，植入Ｐ型杂质，以加强该高压金属氧化物半导体元件的崩溃防护电压（Ｎ型高压金属氧化物半导体元件），或降低该高压金属氧化物半导体元件的导通阻值（Ｐ型高压金属氧化物半导体元件）。

High voltage metal oxide semiconductor device and manufacturing method thereof

The invention provides a high voltage metal oxide semiconductor element and a manufacturing method thereof. The high voltage metal oxide semiconductor device includes a substrate; a gate structure is located on the surface of the substrate; the substrate within the well region, from the top of the well region constitute a visual element area in the horizontal plane; located inside the well region of the drift region; inside the well region of the source drain is located; the interior of the drift region, and the gate structure to the separated first drift region; and the substrate beneath the surface and does not cover the entire area of the element type P doped region, the P type doped region by ion implantation, implantation of P type impurity, to strengthen the protection of the high voltage breakdown voltage of metal oxide semiconductor element (the N type high voltage metal oxide semiconductor element), or reduce the high voltage metal oxide semiconductor element conduction resistance (P type high voltage metal oxide semiconductor element).

【技术实现步骤摘要】

本专利技术涉及一种高压金属氧化物半导体元件，特别是指一种定义P型掺杂区范 围，以加强元件崩溃防护电压(breakdown voltage)的N型高压金属氧化物半导体元件，或 降低元件导通阻值(ON resistance)的P型高压金属氧化物半导体元件。本专利技术也涉及一 种高压金属氧化物半导体元件的制作方法。
技术介绍
金属氧化物半导体元件源极与漏极间的崩溃防护电压取决于源极与漏极间的PN 接面。举例而言，突崩溃(avalanche breakdown)的发生肇因于PN接面空乏区电场的升高， 因此也限制了源极与漏极所能施加的电压。若崩溃发生于源极与漏极间的PN接面，会使源 极与漏极间的电流急速升高，且造成PN接面的损坏以及MOS元件的功能失常。图1显示现有技术N型高压金属氧化物半导体元件的架构，包括半导体基板11、 P型井区12a、N型漂移区(drift region) 14a、N型源极15a、N型漏极18a、N型淡掺杂区 16a、临界电压调整P型掺杂区19a、以与门极结构17。其中，N型淡掺杂区16a以及N型漂 移区Ha都有加强该N型高压金属氧化物半导体元件崩溃防护电压的作用。两者皆是在浓 掺杂区源极15a或漏极15b与P型井区12a间的PN接面，掺杂浓度较淡的N型杂质，以增 加PN接面空乏区宽度，以加强该N型高压金属氧化物半导体元件崩溃防护电压。随着元件尺寸的缩小与高压元件所需承受的电压的增加，上述的现有技术也遇到 无法突破的瓶颈。因为上述的现有技术虽然增强了崩溃防护电压，却牺牲了另一个重要的 元件操作参数，即导通电阻。反过来说，P型高压金属氧化物半导体元件则有降低导通电阻的瓶颈。有鉴于此，本专利技术即针对上述现有技术的不足，提出一种能够增强N型高压金属 氧化物半导体元件崩溃防护电压且不牺牲导通电阻，以及能够降低P型高压金属氧化物半 导体元件导通电阻且不牺牲崩溃防护电压的。
技术实现思路
本专利技术目的之一在于克服现有技术的不足与缺陷，提出一种N型高压金属氧化物 半导体元件，能够增强元件崩溃防护电压且不牺牲导通电阻。本专利技术目的之一在于，提出一种P型高压金属氧化物半导体元件，能够降低导通 电阻且不牺牲元件崩溃防护电压。本专利技术的另一目的在于，提出一种制作高压金属氧化物半导体元件的方法。为达上述目的，就其中一个观点言，本专利技术提供了一种高压金属氧化物半导体元 件，包含一基板；位于该基板表面上的一栅极结构；位于该基板内部的一P型井区，从顶面 视之此P型井区在水平面上构成一元件区；位于该P型井区内部的一第一N型漂移区；位于 该P型井区内部的一 N型源极；位于该第一 N型漂移区内部的一 N型漏极，其与该栅极结构 以该第一 N型漂移区隔开；以及位于该P型井区与该第一 N型漂移区交界处且仅涵盖部分元件区的一第一 P型掺杂区，该第一 P型掺杂区以离子植入技术，植入P型杂质，以加强该 高压金属氧化物半导体元件的崩溃电压。在其中一种实施例中，从剖面图视之，该第一 P型掺杂区的一端至多延伸至该N型 漏极中点，另一端至少延伸至该栅极结构下方一部分。上述高压金属氧化物半导体元件可为对称元件或非对称元件，当其为非对称元件 时，宜设置一与该N型源极部分重叠且部分位于该栅极下方的N型轻掺杂区。当其为对称 元件时，宜设置一位于该P型井区内部的一第二 N型漂移区，以隔开该N型源极与该栅极结 构；以及位于该P型井区与该第二 N型漂移区交界处且仅涵盖部分元件区的一第二 P型掺 杂区。就另一个观点言，本专利技术也提供了一种高压金属氧化物半导体元件，包含一基 板；位于该基板表面上的一栅极结构；位于该基板内部的一 N型井区，从顶面视之此N型井 区在水平面上构成一元件区；位于该N型井区内部的一第一 P型漂移区；位于该N型井区 内部的一 P型源极；位于该第一 P型漂移区内部的一 P型漏极，其与该栅极结构以该第一 P 型漂移区隔开；以及位于该P型漏极与该第一 P型漂移区交界处且仅涵盖部分元件区的一 第一 P型掺杂区，该第一 P型掺杂区以离子植入技术，植入P型杂质，以降低该高压金属氧 化物半导体元件的导通阻值。在其中一种实施例中，从剖面图视之，该第一 P型掺杂区的一端至多延伸至该N型 井区与第一 P型漂移区的交界处。上述高压金属氧化物半导体元件可为对称元件或非对称元件，当其为非对称元件 时，宜设置一与该P型源极部分重叠且部分位于该栅极下方的P型轻掺杂区。当其为对称 元件时，宜设置一位于该N型井区内部的一第二 P型漂移区，以隔开该P型源极与该栅极结 构；以及位于该N型井区与该第二 P型漂移区交界处且仅涵盖部分元件区的一第二 P型掺 杂区，其中从剖面图视之，该第二 P型掺杂区的一端至多延伸至该N型井区与第二 P型漂移 区的交界处。就再另一个观点言，本专利技术提供了一种制作高压金属氧化物半导体元件的方法， 包含以下步骤提供一基板；于该基板内部形成一第一导电型井区，从顶面视之此第一导 电型井区在水平面上构成一元件区；于该第一导电型井区内部形成一第二导电型的漂移 区；位于该基板表面上，形成一栅极结构；于该第一导电型井区内部形成一第二导电型源 极；于该第一漂移区内部形成一第二导电型漏极，其与该栅极结构以该漂移区隔开；以及 以离子植入技术，植入P型杂质，以于该基板表面下方形成一不涵盖整个元件区的P型掺杂 区，以在调整临界电压的同时加强该半导体元件的崩溃防护电压或降低该半导体元件的导 通阻值。上述制作高压金属氧化物半导体元件的方法中，第一导电型可为P型，第二导电 型可为N型；或该第一导电型为N型，第二导电型为P型。其中形成该P型掺杂区的离子植 入技术的参数范围宜为加速电压范围一万电子伏特至二十万电子伏特；植入的离子为含 硼或铟的离子；植入剂量为每平方厘米1E12至1E14个离子。下面通过具体实施例详加说明，当更容易了解本专利技术的目的、
技术实现思路
、特点及其 所达成的功效。附图说明图1标出现有技术的N型高压金属氧化物半导体元件的剖视图；图2A-2F标出本专利技术的第一实施例的剖视图；图3-5标出本专利技术的另外三种实施例的剖视图；图6-7标出本专利技术的其它实施例的剖视图，其中漏极18a/18b不使用自我对准方 式形成。图中符号说明11基板12aP型井区12bN型井区13隔离区14a第一 N型漂移区14b第一 P型漂移区14c第二 N型漂移区14d第二 P型漂移区15aN型源极15bP型源极16aN型淡掺杂区16bP型淡掺杂区17栅极结构17a栅极介电层17b栅极导电层17c栅极间隔层18aN型漏极18bP型漏极19a临界电压调整P型掺杂区19b第一 P型掺杂区19c第二 P型掺杂区具体实施例方式本专利技术说明书中的图式均属示意，主要意在表示制作方法步骤以及各层之间的上 下次序关系，至于形状、厚度与宽度则并未依照比例绘制。请参阅图2A-2F的剖面流程图，显示本专利技术的第一实施例，本实施例显示N型高压 金属氧化物半导体元件的结构与制作方法。如图2A所示，首先提供一基板11，接着以微影 技术与离子植入技术于基板11中定义出P型井区12a，从顶面视之，此P型井区在水平面上 构成一元件区100。接下来，如图2B所示，于基板11中形成隔离区13，该隔离区13可以为 区域氧化(L0C0Q或浅沟槽绝缘(STI)工艺技术所本文档来自技高网...

【技术保护点】
１．一种高压金属氧化物半导体元件，其特征在于，包含：一基板；位于该基板表面上的一栅极结构；位于该基板内部的一Ｐ型井区，从顶面视之此Ｐ型井区在水平面上构成一元件区；位于该Ｐ型井区内部的一第一Ｎ型漂移区；位于该Ｐ型井区内部的一Ｎ型源极；位于该第一Ｎ型漂移区内部的一Ｎ型漏极，其与该栅极结构以该第一Ｎ型漂移区隔开；以及位于该Ｐ型井区与该第一Ｎ型漂移区交界处且仅涵盖部分元件区的一第一Ｐ型掺杂区，该第一Ｐ型掺杂区以离子植入技术，植入Ｐ型杂质，以加强该高压金属氧化物半导体元件的崩溃防护电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄宗义，朱焕平，杨清尧，苏宏德，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]