The invention provides a high voltage metal oxide semiconductor element and a manufacturing method thereof. The high voltage metal oxide semiconductor device includes a substrate; a gate structure is located on the surface of the substrate; the substrate within the well region, from the top of the well region constitute a visual element area in the horizontal plane; located inside the well region of the drift region; inside the well region of the source drain is located; the interior of the drift region, and the gate structure to the separated first drift region; and the substrate beneath the surface and does not cover the entire area of the element type P doped region, the P type doped region by ion implantation, implantation of P type impurity, to strengthen the protection of the high voltage breakdown voltage of metal oxide semiconductor element (the N type high voltage metal oxide semiconductor element), or reduce the high voltage metal oxide semiconductor element conduction resistance (P type high voltage metal oxide semiconductor element).
【技术实现步骤摘要】
本专利技术涉及一种高压金属氧化物半导体元件，特别是指一种定义P型掺杂区范 围，以加强元件崩溃防护电压(breakdown voltage)的N型高压金属氧化物半导体元件，或 降低元件导通阻值(ON resistance)的P型高压金属氧化物半导体元件。本专利技术也涉及一 种高压金属氧化物半导体元件的制作方法。
技术介绍
金属氧化物半导体元件源极与漏极间的崩溃防护电压取决于源极与漏极间的PN 接面。举例而言，突崩溃(avalanche breakdown)的发生肇因于PN接面空乏区电场的升高， 因此也限制了源极与漏极所能施加的电压。若崩溃发生于源极与漏极间的PN接面，会使源 极与漏极间的电流急速升高，且造成PN接面的损坏以及MOS元件的功能失常。图1显示现有技术N型高压金属氧化物半导体元件的架构，包括半导体基板11、 P型井区12a、N型漂移区(drift region) 14a、N型源极15a、N型漏极18a、N型淡掺杂区 16a、临界电压调整P型掺杂区19a、以与门极结构17。其中，N型淡掺杂区16a以及N型漂 移区Ha都有加强该N型高压金属氧化物半导体元件崩...
【技术保护点】
１．一种高压金属氧化物半导体元件，其特征在于，包含：一基板；位于该基板表面上的一栅极结构；位于该基板内部的一Ｐ型井区，从顶面视之此Ｐ型井区在水平面上构成一元件区；位于该Ｐ型井区内部的一第一Ｎ型漂移区；位于该Ｐ型井区内部的一Ｎ型源极；位于该第一Ｎ型漂移区内部的一Ｎ型漏极，其与该栅极结构以该第一Ｎ型漂移区隔开；以及位于该Ｐ型井区与该第一Ｎ型漂移区交界处且仅涵盖部分元件区的一第一Ｐ型掺杂区，该第一Ｐ型掺杂区以离子植入技术，植入Ｐ型杂质，以加强该高压金属氧化物半导体元件的崩溃防护电压。
【技术特征摘要】
【专利技术属性】
技术研发人员：黄宗义，朱焕平，杨清尧，苏宏德，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。