存储器测试模式信号产生电路及方法技术

本发明专利技术提供了一种存储器测试模式信号产生电路及方法。根据本发明专利技术的存储器测试模式信号产生电路包括：多个存储模块，用于存储数据；主电路，用于产生时钟信号、模式代码信号、以及输出判断信号；以及与所述多个存储模块相对应的多个从电路，所述多个从电路分别与各自的存储模块相连，其中所述多个从电路依次级联，所述主电路将时钟信号、模式代码信号、以及输出判断信号提供给从电路。根据本发明专利技术的存储器测试模式信号产生电路能够使测试模式信号的产生和传递变得简单。

【技术实现步骤摘要】

本专利技术涉及存储器测试领域，具体地说，本专利技术涉及一种存储器测试模式信号产 生电路以及相应的存储器测试模式信号产生方法。
技术介绍
在很多情况下，会需要对存储器(例如闪存)进行各种测试。而在对存储器进行测 试的过程中，存储器内部可能存在多种测试模式(例如存储单元电流测试模式等)；因此， 需要利用存储器测试模式信号来在多种测试模式之中选择一个测试模式，并且将所选择的 测试模式告知存储器的各个存储模块。并且，在不同情况下，可能会要求对存储器的不同部分(不同存储模块、不同存储 分区等)进行测试，因此也需要区分确定被选择进行测试的具体存储区域。现有技术一般采用对各个存储区域(存储模块)分别发送测试模式信号的方 法。如图1所示，其中示出了示出了根据现有技术的存储器测试模式信号产生电路的示意 图。如图1所示，存储器的存储区域包括多个存储模块模块1、模块2...模块η。在进行 测试时，测试模式信号模块向模块1、模块2...模块η分别发送相应的测试模式信号ΤΜ1、 ΤΜ2. · · ΤΜη。可以看出，在现有技术中，在存储器内部会存在很多全局布局的信号，这严重地影 响了芯片的面积，并且使得芯片设计变得复杂。因此，希望提出一种能够使测试模式信号的产生和传递变得简单的技术方案。
技术实现思路
因此，为了解决如何使测试模式信号的产生和传递变得简单这一技术问题，本发 明提出了一种存储器测试模式信号产生电路以及相应的存储器测试模式信号产生方法。根据本专利技术的第一方面，提供了一种存储器测试模式信号产生电路，其特征在于， 所述存储器测试模式信号产生电路包括多个存储模块，用于存储数据；主电路，用于产生 时钟信号以及模式代码信号；以及与所述多个存储模块相对应的多个从电路，所述多个从 电路分别与各自的存储模块相连，其中所述多个从电路依次级联，所述主电路将时钟信号 以及模式代码信号提供给从电路。在上述存储器测试模式信号产生电路中，所述从电路包括移位寄存器。在上述存储器测试模式信号产生电路中，所述主电路将时钟信号以及模式代码信 号串行地提供给从电路。在上述存储器测试模式信号产生电路中，所述主电路还产生输出判断信号，并将 输出判断信号提供给从电路。在上述存储器测试模式信号产生电路中，所述多个从电路将控制信号作为模式测 试信号发送给各自的存储模块。根据本专利技术的第二方面，提供了一种存储器测试模式信号产生方法，其特征在于，所述存储器测试模式信号产生方法包括步骤利用主电路产生时钟信号以及模式代码信 号；提供与存储器的多个存储模块相对应的多个从电路，所述多个从电路分别与各自的存 储模块相连，其中所述多个从电路依次级联，所述主电路将时钟信号以及模式代码信号提 供给从电路。在上述存储器测试模式信号产生方法中，所述从电路包括移位寄存器。在上述存储器测试模式信号产生方法中，述主电路将时钟信号以及模式代码信号 串行地提供给从电路。在上述存储器测试模式信号产生方法中，所述存储器测试模式信号产生方法还包 括步骤利用所述主电路产生输出判断信号，并将输出判断信号提供给从电路。在上述存储器测试模式信号产生方法中，所述存储器测试模式信号产生方法还包 括步骤利用所述多个从电路将控制信号作为模式测试信号发送给各自的存储模块。根据本专利技术的存储器测试模式信号产生电路以及存储器测试模式信号产生方法 能够使测试模式信号的产生和传递变得简单。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解 并且更容易地理解其伴随的优点和特征，其中图1示出了根据现有技术的存储器测试模式信号产生电路的示意图。图2示出了根据本专利技术实施例的存储器测试模式信号产生电路的示意图。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。具体实施例方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内 容进行详细描述。图2示出了根据本专利技术实施例的存储器测试模式信号产生电路的示意图。如图2 所示，存储器的存储区域包括用于存储数据的多个存储模块模块1、模块2...模块η。并且，存储器中还包括第一从电路、第二从电路、...Mn从电路、以及一个主电 路。其中，第一从电路、第二从电路、...第η从电路相互级联，并且主电路连接至第一从电 路。此外，第一从电路连接至模块1，第二从电路连接至模块2，第η从电路连接至模块η。 即，这些从电路都与一个相应的存储模块相连接。在进行测试时，主电路向第一从电路输入三个信号，这三个信号分别是时钟信号 CLK、模式代码信号Si、以及输出判断信号SO。并且，时钟信号CLK、模式代码信号Si、以及 输出判断信号SO被从第一从电路依次传递至第η从电路。因此，在某个具体实施例中，第 一从电路、第二从电路、...第η从电路可以被实现为移位寄存器，例如双向移位寄存器。更具体地说，主电路将时钟信号CLK、模式代码信号Si、以及输出判断信号SO串行 输入第一从电路。其中，时钟信号CLK用于定时及同步，以使得信号可被正确地输入第一从电路。模式代码信号SI包含各个存储模块(S卩，模块1、模块2...模块η)用于产生测试 模式信号所需的信号。例如，在某个具体实施例中可以这样设置，模式代码信号SI的前几位可表示从电路选择信号，并且模式代码信号SI的后几位是具体的测试模式信号、或者测 试模式信号的编码。输出判断信号SO的作用在于在某些情况下，从电路会需要将数据输出(例如可 以自第一从电路输出数据至主电路)，由此可以通过输出判断信号SO来进行控制。具体地 说，在某个具体实施例中可以这样设置，输出判断信号SO中的某一位被用来确定是向从电 路输入数据，还是自从电路输出数据，例如用于判断是自第一从电路输出数据至主电路、 还是自主电路向第一从电路输出数据。当各个从电路接收到串行输入的时钟信号CLK、模式代码信号Si、以及输出判断 信号SO时，从电路对输入的信号进行处理，以产生各自的测试模式信号，并将产生的测试 模式信号发送至各自相应的存储模块。例如，当第一从电路接收到从主电路输入的时钟信号CLK、模式代码信号Si、以及 输出判断信号SO时，其一方面对时钟信号CLK、模式代码信号Si、以及输出判断信号SO进 行处理，以判断在当前测试情况下与第一从电路接相连的模块1是否被选择进行测试，并 且如果模块1被选择进行测试，则判断该模块1需要进行何种测试。根据上述判断，第一从 电路将相应的控制信号作为测试模式信号发送给模块1。另一方面，第一从电路将时钟信号 CLK、模式代码信号Si、以及输出判断信号SO传递给第二从电路。同样，当第二从电路接收到从第一从电路接输入的时钟信号CLK、模式代码信号 Si、以及输出判断信号SO时，其一方面对时钟信号CLK、模式代码信号Si、以及输出判断信 号SO进行处理，以判断在当前测试情况下与第二从电路接相连的模块2是否被选择进行测 试，并且如果模块2被选择进行测试，则判断该模块2需要进行何种测试。根据上述判断， 第二从电路将相应的控制信号作为测试模式信号发送给模块2。另一方面，第二从电路将时 钟信号CLK、模式代码信号Si、以及输出判断信号SO传递给第三从电路。依次类推，由此完 成存储器中测试模式信号的产生和传递。本领域技术普通人员可以理解的是，虽然以时钟信号CLK、本文档来自技高网...

【技术保护点】
１．一种存储器测试模式信号产生电路，其特征在于，所述存储器测试模式信号产生电路包括：多个存储模块，用于存储数据；主电路，用于产生时钟信号以及模式代码信号；以及与所述多个存储模块相对应的多个从电路，所述多个从电路分别与各自的存储模块相连，其中所述多个从电路依次级联，所述主电路将时钟信号以及模式代码信号提供给从电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨光军，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31