形成与半导体器件的背侧端子顶侧接触的结构和方法技术

本发明专利技术提供了一种垂直导电半导体器件，包括具有顶侧表面和背侧表面的半导体基板。该半导体基板用作垂直导电器件的端子，用于在操作过程中对垂直导电器件加偏压。外延层在半导体基板的顶侧表面上延伸，但是在到达半导体基板的边缘之前终止，以便沿着半导体基板的外围形成凹入区域。互连层延伸到凹入区域中，但是在到达半导体基板的边缘之前终止。互连层电接触凹入区域中的半导体基板的顶侧表面，从而为半导体基板提供顶侧接触。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及半导体器件(半导体装置)，更具体地涉及一种用于形成与半导 体基板(衬底)的顶侧接触(topside contact)的方法和结构。
技术介绍
在一些半导体器件(例如，垂直导电功率器件)中，基板形成器件的底部端子 (bottom terminal)，并且已经使用各种技术来形成与底部端子的低电阻接触。图IA示出 了具有背侧接触(后侧接触，backside contact)的传统器件结构的横截面视图，如所示出 的，在N+基板区域102上方形成N-区域101。使用在基板的底部形成的导电互连层103作 为背侧接触。对于某些应用，可能期望从器件的顶侧接触基板。图1B-1C示出了说明两种 用于通过顶侧来接触器件的底部端子的传统技术的横截面视图。在图IB中，重掺杂扩散区域105延伸穿过N-区域101，以到达N+基板区域102。 在扩散区域105上形成导电互连层107，其与扩散区域105 —起形成与N+基板区域102的 顶侧接触。在图IC中，穿过N-区域101形成深沟槽108，以到达N+基板区域102。然后， 使用导电材料109来填充沟槽，从而形成与N+基板区域102的顶侧接触。即使已经使用这些传统技术形成与底部端子的顶侧接触，这些技术也存在局限。 例如，图IB中的扩散区域105在扩散或注入步骤之后需要高温驱入工艺。这导致较宽的横 向外扩散和较高的热预算。在图IC中，制造深沟槽然后用导电材料来填充该深沟槽的过程 通常是复杂的。如果使用多晶硅来填充沟槽，则通常难以获得高度掺杂的多晶硅，以形成低 电阻率顶侧接触。因此，对在保持简单的制造过程的同时，由此对形成与基板低电阻顶侧接触的技 术存在需要。
技术实现思路
根据本专利技术的一个实施方式，垂直导电(传导)半导体器件包括具有顶侧表面和 背侧表面(后侧表面)的半导体基板。该半导体基板用作垂直导电器件的端子，用于在操 作过程中对垂直导电器件加偏压。外延层在半导体基板的顶侧表面上延伸，但是在到达半 导体基板的边缘之前终止，以便沿着半导体基板的外围形成凹入区域。互连层延伸到凹入 区域中，但是在到达半导体基板的边缘之前终止。互连层电接触凹入区域中的半导体基板 的顶侧表面，从而为半导体基板提供顶侧接触。根据本专利技术的另一实施方式，用于形成垂直导电半导体器件的方法包括以下步 骤。提供具有顶侧表面和背侧表面的半导体基板，其中，半导体基板用作垂直导电器件的端子，用于在操作过程中对垂直导电器件加偏压。外延层在半导体基板的顶侧表面上延伸，但 是在到达半导体基板的边缘之前终止，以便沿着半导体基板的外围形成凹入区域。将互连 层形成为延伸到凹入区域中，但是在到达半导体基板的边缘之前终止，其中，互连层电接触 凹入区域中的半导体基板的顶侧表面，从而为半导体基板提供顶侧接触。下面使用图2-7更详细地描述本专利技术的这些和其它实施方式以及优点和特征。附图说明图1A-1C是示出了用于为基板提供顶侧接触的传统技术的结构的横截面视图；图2是根据本专利技术的示例性实施方式的对基板具有顶侧接触的器件的简化布置 图；图3是沿着图2中的切割线A-A的简化横截面视图；图4是示出了以下三种情况中的基板阻值与基板厚度的关系的曲线图没有背部 (后部，back)金属，背部金属具有0. 5 μ m的厚度，以及背部金属具有5 μ m的厚度；图5A-5F是示出了根据本专利技术的实施方式的用于与基板形成顶侧接触的各种工 艺(方法)步骤的简化横截面视图；图6是沿着图2中的切割线B-B的简化横截面视图；以及图7A-7C是示出了在各种类型的器件中对基板实现顶侧接触的简化横截面视图。具体实施例方式根据本专利技术的实施方式，描述了各种用于形成与半导体器件的底部端子顶侧接触 的技术。在一个实施方式中，芯片(裸芯片，die)接收(容纳)垂直导电半导体器件。垂 直导电半导体器件包括具有在基板上延伸的硅层的基板。硅层包括芯片的有源区域，并沿 着芯片的外围凹入，以便沿着芯片的外围暴露基板的表面区域。顶侧互连层在凹入区域中 延伸，并沿着基板的暴露的表面区域电接触基板。在一个实施方式中，凹入区域向外延伸至 芯片的边缘，并且，顶侧互连层部分地延伸到凹入区域中，使得凹入区域的外部保持不被互 连层覆盖。在另一个实施方式中，将基板制造成比传统基板薄，并且在基板的背侧(后侧) 上形成互连层。这帮助减小导通电阻并改善热耗散。此外，沿着芯片外围的薄结构(由于 没有硅层，没有顶侧互连层，以及更薄的基板)帮助将由于芯片切割工艺而引起的可能的 损坏最小化。接着将更详细地描述本专利技术的这些和其它实施方式以及其它特征和优点。图2是根据本专利技术的实施方式的对背侧具有顶侧接触的器件的简化布置图。例 如，图2是被构造成实现有源区域消耗与对基板的顶侧接触的电阻之间的最优平衡的垂直 器件200的布置图。器件200包括有源区域202，栅极区域204和漏极区域206、208。漏 极区域206、208和栅极区域204可具有足够的尺寸，以用作芯片级封装的焊盘触点(pad contacts)。有源区域202至少部分地由漏极凹入区域206、208的延伸部210、212包围。延 伸的漏极凹入区域210、212的宽度可以改变。例如，漏极凹入区域210可以比漏极凹入区 域212窄，以最大化有源区域。可替换地，在离漏极区域206、208最远的区域中，凹入的漏 极区域210、212可能是最薄的。或者，凹入的漏极区域210、212的厚度可能在从离漏极区 域206、208最远的点朝着漏极区域206、208的方向上增加。通过围绕有源区域202延伸凹入的漏极区域206、208，将顶侧漏极接触对Rdson的影响(贡献)减小高达约30%。边缘区域214划分划线区域(位置线区域，划片线区域)， 用于在晶片上分离相邻芯片，并且也可能是凹入的。然而，边缘区域214并不包含在凹入的 漏极区域206、208、210、212中延伸的顶侧互连层以接触基板。假设划线区域中的硅的厚度 减小(由于漏极凹入)并且在划线区域中不存在金属互连，则能基本上将由于芯片切割工 艺引起的损坏的程度最小化。在本专利技术的具体实施方式中，器件200可具有六个用于在3X2构造中容纳(接 收)焊球的焊盘位置(即，2行，每行3个焊球)两个焊盘位于漏极区域206、208，一个焊 盘位于栅极区域204，并且三个焊盘位于有源区域202。该构造使得能够在漏极焊盘区域 206,208之间延伸有源区域202 (被标为有凹口的有源区域216)，从而将器件的有源区域最 大化。根据本专利技术的实施方式，可以选择各种区域和焊盘触点的位置、尺寸、数量和形状，以 在最大的有源区域与对基板的顶侧接触的最小电阻之间实现最优平衡。例如，凹入区域不 限于延伸至芯片的周长，并且可能延伸入芯片的中间。考虑到本公开内容，本领域技术人员 可预料到其它布置构造。图3是沿着切割线A-A的图2所示的器件的简化横截面视图。器件200可以是 在半导体芯片上制造的垂直场效应晶体管，其包括基板300和在基板300上延伸的外延 层302。在一个实施方式中，将基板300制造成比传统基板更薄，并且，在基板300的背侧 表面上形成高度导电的互连层320 (例如，包括诸如铝或铜的金属)。通过使用更薄的基 板300，可通过减小必须在芯片切割过程中本文档来自技高网...

【技术保护点】
一种垂直导电半导体器件，包括：半导体基板，具有顶侧表面和背侧表面，所述半导体基板用作垂直导电器件的端子，用于在操作过程中对所述垂直导电器件加偏压；外延层，在所述半导体基板的所述顶侧表面上延伸，但是在到达所述半导体基板的边缘之前终止，以便沿着所述半导体基板的外围形成凹入区域；以及互连层，延伸到所述凹入区域中，但是在到达所述半导体基板的边缘之前终止，所述互连层电接触所述凹入区域中的所述半导体基板的顶侧表面，从而为所述半导体基板提供顶侧接触。

【技术特征摘要】
【国外来华专利技术】US 2007-10-2 60/977,026;US 2008-7-7 12/168,348一种垂直导电半导体器件，包括半导体基板，具有顶侧表面和背侧表面，所述半导体基板用作垂直导电器件的端子，用于在操作过程中对所述垂直导电器件加偏压；外延层，在所述半导体基板的所述顶侧表面上延伸，但是在到达所述半导体基板的边缘之前终止，以便沿着所述半导体基板的外围形成凹入区域；以及互连层，延伸到所述凹入区域中，但是在到达所述半导体基板的边缘之前终止，所述互连层电接触所述凹入区域中的所述半导体基板的顶侧表面，从而为所述半导体基板提供顶侧接触。2.根据权利要求1所述的半导体器件，其中，所述半导体基板包括硅。3.根据权利要求1所述的半导体器件，其中，所述半导体基板的厚度在50-100μ m的范 围内。4.根据权利要求1所述的半导体器件，其中，所述外延层的厚度在3-12μ m的范围内。5.根据权利要求1所述的半导体器件，其中，所述互连层包括金属。6.根据权利要求1所述的半导体器件，其中，所述半导体器件是场效应晶体管，并且所 述互连层用作顶侧漏极互连。7.根据权利要求1所述的半导体器件，其中，所述互连层部分地填充所述凹入区域，使 得所述凹入区域中的所述半导体基板的所述顶侧表面的一部分保持未被所述互连层覆盖。8.根据权利要求1所述的半导体器件，其中，所述凹入区域沿着所述半导体基板的整 个周长延伸。 >9.根据权利要求1所述的半导体器件，其中，将所述凹入区域中的所述互连层的区域 预设计成用于容纳外部连接的焊盘区域。10.根据权利要求9所述的半导体器件，其中，所述互连层在更远离所述焊盘区域的区 域中具有更窄的宽度。11.根据权利要求9所述的半导体器件，其中，所述互连层的宽度在从离所述焊盘区域 最远的点朝着所述焊盘区域的方向上增加。12.根据权利要求9所述的半导体器件，其中，所述半导体器件是FET，并且所述焊盘用 作用于所述FET的漏极焊盘，所述半导体器件进一步包括用于容纳外部连接的源极焊盘区 域，所述源极焊盘区域位于与所述漏极焊盘不同的高度处。13.根据权利要求1所述的半导体器件，其中，所述外延层的侧壁是倾斜的，所述外延 层终止于所述侧壁。14.根据权利要求1所述的半导体器件，其中，所述外延层的侧壁具有各向同性分布， 所述外延层终止于所述侧壁。15.根据权利要求1所述的半导体器件，其中，在所述凹入区域中延伸的所述半导体基 板的部分包括与所述半导体基板相同的导电类型的注入区域，所述注入区域直接在所述互 连层下方延伸，并且具有掺杂剂浓度，以便将所述互连层与所述半导体基板之间的接触电 阻最小化。16.根据权利要求15所述的半导体器件，其中，所述注入区域延伸到所述外延层的倾 斜侧壁中。17.根据权利要求1所述的半导体器件，进一步包括钝化层，所述钝化层具有为了容纳外部连接而暴露所述互连层的表面区域的接触孔。18.根据权利要求1所述的半导体器件，进一步...

【专利技术属性】
技术研发人员：约翰T安德鲁斯，哈姆扎耶尔马兹，布鲁斯马钱特，何宜修，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：US[美国]