可缩放电可擦除可编程存储器制造技术

一种非易失性存储器包括一个或多个ＥＥＰＲＯＭ单元对。每个ＥＥＰＲＯＭ单元对包括三个晶体管且存储两个数据位，实际上提供１．５个晶体管ＥＥＰＲＯＭ单元。ＥＥＰＲＯＭ单元对包括第一非易失性存储器晶体管、第二非易失性存储器晶体管以及源极存取晶体管。该源极存取晶体管包括：与第一非易失性存储器晶体管相连续的第一源极区；与第二非易失性存储器晶体管相连续的第二源极区；以及穿过第一阱区向下延伸至与第二阱区接触的漏极区。第一、第二、和第三半导体区和第二阱区具有第一导电类型，而第一阱区具有与第一导电类型相反的第二导电类型。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电可擦除可编程存储器(EEPROM)单元。 相关技术附图说明图1是示出包括电可擦除可编程存储器(EEPROM)单元的2x2阵列 101-104的常规存储器系统100的电路图。EEPROM单元101-104分别包括 CMOS存取晶体管111-114、和非易失性存储器(NVM)晶体管121-124。 存取晶体管111和113的漏极耦合到漏极(位线)端子D1。同样，存取晶 体管112和114的漏极耦合到漏极(位线)端子D2。存取晶体管111-114 的源极分别耦合到NVM晶体管121-124的漏极。NVM晶体管121-124的 源极共同耦合到源极端子S12。存取晶体管111-112的选择栅极共同连接到 选择线SL1，而存取晶体管113-114的选择栅极共同连接到选择线SL2。 NVM晶体管121-122的控制栅极共同连接到控制线CL1，而NVM晶体管 123-124的控制栅极共同连接到控制线CL2。图2是EEPROM单元101和外围晶体管201和202的截面图。外围晶 体管201-202与EEPROM单元101-104位于同一芯片之上，而且通常用来 存取这些EEPROM本文档来自技高网...

【技术保护点】
一种非易失性存储器阵列，包括：　一个或多个电可擦除可编程存储器（ＥＥＰＲＯＭ）单元对，各个所述对被配置成存储两个数据位，且包括：　第一非易失性存储器晶体管；　第二非易失性存储器晶体管；以及　位于第一阱区并耦合到所述第一非易失性存储器晶体管的源极、所述第二非易失性存储器晶体管的源极、以及第二阱区的源极存取晶体管，其中所述第一阱区位于所述第二阱区中。

【技术特征摘要】
【国外来华专利技术】US 2006-9-5 11/470,2451. 一种非易失性存储器阵列，包括一个或多个电可擦除可编程存储器(EEPROM)单元对，各个所述对被配置成存储两个数据位，且包括第一非易失性存储器晶体管；第二非易失性存储器晶体管；以及位于第一阱区并耦合到所述第一非易失性存储器晶体管的源极、所述第二非易失性存储器晶体管的源极、以及第二阱区的源极存取晶体管，其中所述第一阱区位于所述第二阱区中。2. 如权利要求1所述的非易失性存储器阵列，其特征在于，还包括耦合 到所述第一非易失性存储器晶体管的漏极和所述第二非易失性存储器晶体管 的漏极的位线。3. 如权利要求l所述的非易失性存储器阵列，其特征在于，还包括 耦合到所述第一非易失性存储器晶体管的控制栅极的第一字线；以及 耦合到所述第二非易失性存储器晶体管的控制栅极的第二字线；以及 耦合到所述源极存取晶体管的栅极的源极选择线。4. 如权利要求3所述的非易失性存储器阵列，其特征在于，所述第一字 线、所述第二字线和所述源极选择线沿第一轴平行延伸。5. 如权利要求1所述的非易失性存储器阵列，其特征在于，所述源极存 取晶体管包括浮置栅电极和控制栅电极。6. 如权利要求1所述的非易失性存储器阵列，其特征在于，各个EEPROM 单元对中仅有的所述晶体管是所述第一非易失性存储器晶体管、所述第二非易 失性存储器晶体管、和所述源极存取晶体管。7. —种非易失性存储器阵列，包括一个或多个...

【专利技术属性】
技术研发人员：SS吉奥格舒，P考斯敏，G萨玛兰多，
申请(专利权)人：半导体元件工业有限公司，
类型：发明
国别省市：US[美国]