可缩放电可擦除及可编程存储器制造技术

一种非易失性存储器包括一个或多个ＥＥＰＲＯＭ单元对。每一ＥＥＰＲＯＭ单元对包括三个晶体管并存储两个数据位，从而实际上提供１．５晶体管ＥＥＰＲＯＭ单元。ＥＥＰＲＯＭ单元对包括第一非易失性存储器晶体管、第二非易失性存储器晶体管和源极存取晶体管。源极存取晶体管包括：与第一非易失性存储器晶体管的源极区连续的第一源极区、与第二非易失性存储器晶体管的源极区连续的第二源极区、以及与位于与ＥＥＰＲＯＭ单元对相同的行中的其他非易失性存储器晶体管的源极区连续的第三源极区。

【技术实现步骤摘要】
【国外来华专利技术】可缩放电可擦除及可编程存储器相关申请本申请是2006年9月5日提交的美国专利申请第11/470，245号的部分延续。 专利
本专利技术涉及电可擦除及可编程存储器(EEPROM)单元。相关技术附图说明图1是示出包括电可擦除及可编程存储器(EEPROM)单元101-104的2x2阵列的 常规存储器系统100的电路图。EEPROM单元101-104分别包括CMOS存取晶体管分别是 111-114以及非易失性存储器(NVM)晶体管121-124。存取晶体管111和113的漏极耦合到 漏极(位线)端子D1。类似地，存取晶体管112和114的漏极耦合到漏极(位线)端子D2。 存取晶体管111-114的源极分别耦合到NVM晶体管121-124的漏极。NVM晶体管121-124的 源极共同耦合到源极端子S12。存取晶体管111-112的选择栅极被共同连接到选择线SL1， 并且存取晶体管113-114的选择栅极被共同连接到选择线SL2。NVM晶体管121-122的控 制栅极被共同连接到控制 线CL1，并且NVM晶体管123-124的控制栅极共同连接到控制线 CL2。图2是EEPROM单元101和外本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：SS吉奥格舒，AP考斯敏，G萨玛兰多，
申请(专利权)人：半导体元件工业有限公司，
类型：发明
国别省市：US