晶体管及其制造方法技术

一种制造晶体管（３００）的方法，所述方法包括：在衬底（１０２）上形成栅极（１０１）；在栅极（１０１）的横向侧壁上以及在衬底（１０２）的相邻部分（２０２）上形成隔离物（２０１）；改变隔离物（２０１）的材料，使得改变后的隔离物（３０１）仅覆盖栅极（１０１）的横向侧壁的下部（３０３）；以及在改变后的隔离物（３０１）中提供源／漏区（３０１）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种晶体管。 此外，本专利技术还涉及一种制造晶体管的方法。
技术介绍
在用于逻辑应用的CMOS技术中主动的栅极长度縮小使得COMS晶体管可以达到先 前双极晶体管的保留频域。 当沟道长度与源极和漏极结的耗尽层宽度处于相同量级时，认为MOSFET器件是 短的。由于可以减小沟道长度以增大操作速度以及每芯片的部件数目，因此所谓的短沟道 效应可能产生，这意味着晶体管正变得越来越容易漏电。 当包围漏极的耗尽区延伸到源极(使得两个耗尽层合并)时，可能出现漏电或穿 通，可以以不同的方式来减小或最小化所述漏电或穿通，如，使用较薄的栅极氧化层、较大 的衬底掺杂、较浅的结、以及使用较长的沟道。使用升高的源极/漏极也是提高短沟道效应 的一种有效方式，因为这种方式允许较浅的源极/漏极。利用抬高的源极/漏极，也可能减 小源/漏区的串联电阻。这种技术通常需要选择性外延生长，在生产环境中很难实现所述 选择性外延生长。 为了对集成电路中的器件进行縮放(g卩，减小尺寸)，需要减小所有尺寸。因此，必 须减小结深度。这种深度的减小不应减小从沟道边缘到源极/漏极触点的源/漏区的导电 性。提高源/漏区域的掺杂本文档来自技高网...

【技术保护点】
一种制造晶体管（３００）的方法，所述方法包括：在衬底（１０２）上形成栅极（１０１）；在栅极（１０１）的横向侧壁上以及在衬底（１０２）的相邻部分（２０２）上形成隔离物（２０１）；改变隔离物（２０１）的材料，使得改变后的隔离物（３０１）仅覆盖栅极（１０１）的横向侧壁的下部（３０３）；在改变后的隔离物（３０１）中提供源／漏区（３０１）。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：菲利浦默尼耶贝拉德，安科黑林格，约翰内斯唐克斯，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]