一种非外延高压ＢＣＤ器件的制备方法技术

一种非外延高压ＢＣＤ器件的制备方法，属于半导体技术领域中的半导体制造技术。本发明专利技术提供一种在同一硅片上集成高压ＤＭＯＳ、高压采样器件ＳｅｎｓｏｒＦＥＴ、低压ＢＪＴ、低压ＣＭＯＳ、低压ＤＭＯＳ、ＭＯＳ电容和阱电容、阱电阻以及多晶电阻等器件的工艺方法。本发明专利技术采用非外延ＢＣＤ工艺，使用高能离子注入形成倒置阱来制作各种高压和低压器件，只有三个高温热过程，具有工艺步骤少、光刻版数目少和高温热过程少等优点，能很好应用于高压功率集成电路和电源管理集成电路等的制作，相对于以往常规外延工艺，在提高了器件及集成电路性能的同时，很好地节约了制造成本。

【技术实现步骤摘要】

本专利技术属于半导体器件
，涉及高压BCD器件的制备方法，尤其是耐压达 700V以上的B⑶功率器件的制备方法。
技术介绍
专业术语说明DNW:掺N型杂质的深阱；Ptop :P型掺杂区；Nwell 掺N型杂质的阱；Pwell 掺 P型杂质的阱；Active 有源区；Poly 多晶硅区；NSD :N型重掺杂区；PSD :P型重掺杂区； Contact 欧姆接触区；Metal 金属区；Pad 压焊点区。B⑶工艺是一种能够在同一芯片上制作BJT、CM0S和DMOS器件的单片集成工艺技 术，1986年由意法半导体(ST)公司率先研制成功。B⑶工艺把BJT、CMOS和DMOS器件同时 制作在同一芯片上，一方面它综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、 低功耗的优点，使其互相取长补短，发挥各自的优点；另一方面它集成了 DMOS功率器件， DMOS可以在开关模式下工作，功耗极低，在不需要昂贵的封装和冷却系统的情况下，就可以 将功率传递给负载。整合过后的BCD工艺流程，可大幅降低功率耗损，提高系统性能，大大 减小系统体积，并具有更好的可靠性。由于B⑶工艺中器件种类多，必须做到高压器件和低压器件的兼容双极工艺和 CMOS工艺的相兼容，尤其是要选择合适的隔离技术为控制制造成本，必须考虑光刻版的 兼容性。考虑到器件各区的特殊要求，为减少工艺制造用的光刻版，应尽量使同种掺杂能兼 容进行。因此，需要精确的工艺模拟和巧妙的工艺设计，有时必须在性能与集成兼容性上作 折中选择。功率输出级DMOS管是此类电路的核心，往往占据整个芯片面积的1/2 2/3，它 是整个集成电路的关键。DMOS与CMOS器件结构类似，也有源、漏、栅等电极，但是漏端击穿 电压高，需要加入提高器件耐压的工艺来使DMOS耐压满足要求。目前，国内外只有少量高压B⑶工艺的相关专禾IJ，其中“METHOD OF MAKINGHIGH-VOLTAGE BIP0LAR/CM0S/DM0S(BCD)DEVICES”(专利号为US7341905B2)是一 项基于P型衬底，可制作BJT、CMOS和DMOS器件的集成电路工艺专利。该专利中首先形成 NWELL，刻蚀有源区，形成P-Field区；然后制作栅氧，P型杂质注入，调节阈值电压；多晶硅 栅淀积；形成I^base区、N漂移区以及以P-top区；进行P+和N+注入，最后刻蚀接触孔，淀 积金属，形成钝化层。该工艺可制作高压DMOS、N-JFET和L-IGBT以及低压CMOS和BJT。但 该工艺方法仅可制作耐压为700V的高压器件，在某些高压应用场合会受到限制；且该工艺 不能制作精确的电阻，给电路设计带来不便。针对市场的不同需求，非外延B⑶工艺用DNW替代了外延层，并简化了工艺流程， 使该工艺更具竞争力。目前，该工艺已经顺利通过了产品验证，进入量产。非外延B⑶工艺 主要面向电源管理、显示驱动、汽车电子、工业控制等领域，该工艺的标准配置包括3. 3V/5V 的CMOS，12V/18V/30V/40V的LDMOS以及垂直的NPN和水平的PNP双极管。此工艺同时还提 供高精度的电阻、高密度的电容及一次性可编程器等多种器件以方便客户选用，是LED驱动芯片、AC-DC转换器、功率驱动集成电路、电池保护和充电保护芯片的最佳工艺选择之
技术实现思路
本专利技术提供一种非外延高压BCD器件的制备方法，该制备方法在同一硅片上集成 高压DMOS器件、高压采样器件knsorFET、低压BJT器件、低压CMOS器件、低压DMOS器件、 MOS电容、N阱和P阱电阻以及多晶硅电阻等器件。该制备方法可集成高耐压的DMOS和高 压采样器件、高低压器件兼容性好，普适性和不同IC生产线可移植性好，成本相对较低等。本专利技术首先在P型单晶衬底上进行DNW和Ptop注入并分别推结；然后进行场氧化 层生长和有源区刻蚀；进行Nwell和Pwell注入；制备栅氧和多晶硅栅；进行NSD和PSD注 入；欧姆接触孔刻蚀；最后通过金属溅射、刻蚀，形成金属连线，淀积钝化层，刻蚀PAD。本专利技术技术方案如下一种非外延高压B⑶器件的制备方法，如图1所示，包括以下工艺步骤步骤1 制备掺N型杂质的深阱DNW ；采用P型硅单晶衬底，在高压DMOS器件区、高 压采样器件knsorFET区、CMOS器件区、Bipolar器件区、低压DMOS器件区、MOS电容区和 阱电阻区采用DNW光刻版进行光刻，使用2MeV高能磷离子注入，并高温推结形成掺N型杂 质的深阱DNW;步骤2 制备P型掺杂区Ptop ；在高压DMOS器件区和高压采样器件knsorFET区 采用Ptop光刻版进行光刻，硼注入，并高温推结形成P型掺杂区Ptop ；步骤3 制备场氧化层；在整个硅片表面进行LPCVD氮化硅淀积，在需要制作器件 的区域采用Active光刻版进行光刻，并进行有源区刻蚀和局部氧化形成场氧化层；步骤4 制备掺N型杂质的阱Nwell ；在CMOS器件区、低压DMOS器件区、MOS电容 区和阱电阻区采用Nwell光刻版进行光刻，按注入能量不同分三次注入磷和一次注入硼， 形成掺N型杂质的阱漸ell ；步骤5 制备掺P型杂质的阱Pwell ；在高压DMOS器件区、高压采样器件 nSOrFET 区、CMOS器件区、低压DMOS器件区和阱电阻区采用Pwell光刻版进行光刻，按注入能量不 同分五次注入硼，形成掺P型杂质的阱Pwell ；步骤6 制备栅及场板；在有源区生长栅氧化层，多晶硅淀积、掺杂，采用Poly光刻 版进行光刻，并刻蚀栅氧化层和多晶硅形成MOS器件的栅和高压器件终端场板；步骤7 制备N型重掺杂区NSD ；在高压DMOS器件和高压采样器件knsorFET的源 漏区、NMOS器件的源漏区、Bipolar器件的集电极和发射极、N阱电阻的引出端、PMOS的衬 底接触区、P阱电阻和MOS电容的衬底接触区采用NSD光刻版进行光刻，并进行N+磷和砷注 入，形成N型重掺杂区NSD ；步骤8 制备P型重掺杂区PSD ；在PMOS器件的源漏、P阱电阻的引出端、Bipolar 器件的基区、高压DMOS器件、采样器件knsorFET和NMOS器件的衬底接触区采用PSD光刻 版进行光刻，并进行P+硼注入，形成P型重掺杂区PSD ；步骤9 快速退火RTA与推结；对离子注入的磷、砷和硼使用快速热退火进行热激 活和修复注入损伤，并进行推结；步骤10 制备欧姆接触区Contact ；在芯片需要接引线的区域采用Contact光刻 版进行光刻，并进行欧姆接触区刻蚀；步骤11 形成金属区Metal ；金属溅射，采用Metal光刻版进行光刻，并对金属进 行刻蚀，形成金属引线；步骤12 制备钝化层；二氧化硅和氮化硅淀积、刻蚀形成钝化层；步骤13 制备压焊点区PAD ；采用Pad光刻版进行光刻，并在芯片上用来接外围电 路的位置刻蚀形成压焊点区PAD。本专利技术共采用11张光刻版，按照版号的顺序依次为DNW光刻版、Ptop光刻版、 Active光刻版、漸ell光刻版、Pwell光刻版、Poly光刻版、NSD光刻版、PSD光刻版、Contact 光刻版、Metal光刻版、Pad光刻版。本专利技术进行的主要离子注入过程有DNW的高能磷离子注入，Ptop硼注入，Nw本文档来自技高网...

【技术保护点】
一种非外延高压ＢＣＤ器件的制备方法，包括以下工艺步骤：步骤１：制备掺Ｎ型杂质的深阱ＤＮＷ；采用Ｐ型硅单晶衬底，在高压ＤＭＯＳ器件区、高压采样器件ＳｅｎｓｏｒＦＥＴ区、ＣＭＯＳ器件区、Ｂｉｐｏｌａｒ器件区、低压ＤＭＯＳ器件区、ＭＯＳ电容区和阱电阻区采用ＤＮＷ光刻版进行光刻，使用２ＭｅＶ高能磷离子注入，并高温推结形成掺Ｎ型杂质的深阱ＤＮＷ；步骤２：制备Ｐ型掺杂区Ｐｔｏｐ；在高压ＤＭＯＳ器件区和高压采样器件ＳｅｎｓｏｒＦＥＴ区采用Ｐｔｏｐ光刻版进行光刻，硼注入，并高温推结形成Ｐ型掺杂区Ｐｔｏｐ；步骤３：制备场氧化层；在整个硅片表面进行ＬＰＣＶＤ氮化硅淀积，在需要制作器件的区域采用Ａｃｔｉｖｅ光刻版进行光刻，并进行有源区刻蚀和局部氧化形成场氧化层；步骤４：制备掺Ｎ型杂质的阱Ｎｗｅｌｌ；在ＣＭＯＳ器件区、低压ＤＭＯＳ器件区、ＭＯＳ电容区和阱电阻区采用Ｎｗｅｌｌ光刻版进行光刻，按注入能量不同分三次注入磷和一次注入硼，形成掺Ｎ型杂质的阱Ｎｗｅｌｌ；步骤５：制备掺Ｐ型杂质的阱Ｐｗｅｌｌ；在高压ＤＭＯＳ器件区、高压采样器件ＳｅｎｓｏｒＦＥＴ区、ＣＭＯＳ器件区、低压ＤＭＯＳ器件区和阱电阻区采用Ｐｗｅｌｌ光刻版进行光刻，按注入能量不同分五次注入硼，形成掺Ｐ型杂质的阱Ｐｗｅｌｌ；步骤６：制备栅及场板；在有源区生长栅氧化层，多晶硅淀积、掺杂，采用Ｐｏｌｙ光刻版进行光刻，并刻蚀栅氧化层和多晶硅形成ＭＯＳ器件的栅和高压器件终端场板；步骤７：制备Ｎ型重掺杂区ＮＳＤ；在高压ＤＭＯＳ器件和高压采样器件ＳｅｎｓｏｒＦＥＴ的源漏区、ＮＭＯＳ器件的源漏区、Ｂｉｐｏｌａｒ器件的集电极和发射极、Ｎ阱电阻的引出端、ＰＭＯＳ的衬底接触区、Ｐ阱电阻和ＭＯＳ电容的衬底接触区采用ＮＳＤ光刻版进行光刻，并进行Ｎ＋磷和砷注入，形成Ｎ型重掺杂区ＮＳＤ；步骤８：制备Ｐ型重掺杂区ＰＳＤ；在ＰＭＯＳ器件的源漏、Ｐ阱电阻的引出端、Ｂｉｐｏｌａｒ器件的基区、高压ＤＭＯＳ器件、采样器件ＳｅｎｓｏｒＦＥＴ和ＮＭＯＳ器件的衬底接触区采用ＰＳＤ光刻版进行光刻，并进行Ｐ＋硼注入，形成Ｐ型重掺杂区ＰＳＤ；步骤９：快速退火ＲＴＡ与推结；对离子注入的磷、砷和硼使用快速热退火进行热激活和修复注入损伤，并进行推结；步骤１０：制备欧姆接触区Ｃｏｎｔａｃｔ；在芯片需要接引线的区域采用Ｃｏｎｔａｃｔ光刻版进行光　刻，并进行欧姆接触区刻蚀；步骤１１：形成金属区Ｍｅｔａｌ；金属溅射，采用Ｍｅｔａｌ光刻版进行光刻...

【技术特征摘要】
1.一种非外延高压BCD器件的制备方法，包括以下工艺步骤步骤1 制备掺N型杂质的深阱DNW ；采用P型硅单晶衬底，在高压DMOS器件区、高压采 样器件knsorFET区、CMOS器件区、Bipolar器件区、低压DMOS器件区、MOS电容区和阱电 阻区采用DNW光刻版进行光刻，使用2MeV高能磷离子注入，并高温推结形成掺N型杂质的 深阱DNW ；步骤2 制备P型掺杂区Ptop ；在高压DMOS器件区和高压采样器件knsorFET区采用 Ptop光刻版进行光刻，硼注入，并高温推结形成P型掺杂区Ptop ；步骤3 制备场氧化层；在整个硅片表面进行LPCVD氮化硅淀积，在需要制作器件的区 域采用Active光刻版进行光刻，并进行有源区刻蚀和局部氧化形成场氧化层；步骤4 制备掺N型杂质的阱Nwell ；在CMOS器件区、低压DMOS器件区、MOS电容区和阱 电阻区采用Nwell光刻版进行光刻，按注入能量不同分三次注入磷和一次注入硼，形成掺N 型杂质的阱Nwell ；步骤5 制备掺P型杂质的阱Pwell ；在高压DMOS器件区、高压采样器件 ns0rFET区、 CMOS器件区、低压DMOS器件区和阱电阻区采用Pwell光刻版进行光刻，按注入能量不同分 五次注入硼，形成掺P型杂质的阱Pwell ；步骤6 制备栅及场板；在有源区生长栅氧化层，多晶硅淀积、掺杂，采用Poly光刻版进 行光刻，并刻蚀栅氧化层和多晶硅形成MOS器件的栅和高压器件终端场板；步骤7 制备N型重掺杂区NSD ；在高压DMOS器件和高压采...

【专利技术属性】
技术研发人员：李泽宏，姜贯军，余士江，谢加雄，张帅，胡涛，李婷，张超，任敏，肖璇，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90[中国|成都]