晶片封装体及其制造方法技术

一种晶片封装体及其制造方法，该晶片封装体包括基板及残余切割区，基板具有一接垫区和一元件区，残余切割区位于基板周围；信号导电垫结构及ＥＭＩ接地导电垫结构，设置于接垫区上；第一及第二开口，深入基板中以暴露出信号导电垫结构及ＥＭＩ接地导电垫结构；第一及第二导电层，分别位于第一及第二开口内并分别电性接触信号导电垫结构及ＥＭＩ接地导电垫结构；其中，第一导电层及信号导电垫结构与残余切割区的边缘相距一间隙，且第二导电层及／或ＥＭＩ接地导电垫结构的一部分延伸至残余切割区的边缘；及第三导电层，其围绕残余切割区的周围，以与第二导电层及／或ＥＭＩ接地导电垫结构电性连接。本发明专利技术能够较好地实现对电磁干扰的屏蔽。

【技术实现步骤摘要】

本专利技术有关于一种晶片封装体，特别有关于一种具有防电磁干扰(EMI)的屏蔽结 构的。
技术介绍
随着晶片封装体尺寸日益轻薄短小化及晶片的信号传递速度的日益增加，电磁干 扰(electromagnetic interference, EMI)对于晶片封装体的影响也更趋严重。在晶片封 装体持续缩小化的同时，要兼顾形成适合的防电磁干扰(EMI)的屏蔽结构更为不容易，例 如常会遇到EMI接脚位置受限或制程过于繁琐昂贵等问题。因此，业界亟需一种新颖的晶片封装体及其制作方法，以克服上述问题。
技术实现思路
本专利技术提供一种晶片封装体，包括半导体基板及残余切割区，半导体基板具有至 少一接垫区和至少一元件区，残余切割区位于半导体基板周围；信号导电垫结构及EMI接 地导电垫结构，设置于接垫区上；第一开口及第二开口，深入半导体基板中以暴露出信号导 电垫结构及EMI接地导电垫结构；第一导电层及第二导电层，分别位于第一开口及第二开 口内并分别电性接触信号导电垫结构及EMI接地导电垫结构；其中，第一导电层及信号导 电垫结构与残余切割区的边缘相距一间隙，且第二导电层及/或EMI接地导电垫结构的一 部分延伸至残余切割区的边缘；及第三导电层，其围绕残余切割区的周围，以与第二导电层 及/或EMI接地导电垫结构电性连接。本专利技术所述的晶片封装体，还包括一绝缘层，其介于该残余切割区与该第三导电 层之间。本专利技术所述的晶片封装体，该残余切割区呈一倾斜轮廓。本专利技术所述的晶片封装体，该EMI接地导电垫结构包括多个金属层，并由其中一 层金属层与该第二导电层电性接触。本专利技术所述的晶片封装体，该EMI接地导电垫结构包括多个金属层，并由最下层 金属层与该第二导电层电性接触。本专利技术所述的晶片封装体，该EMI接地导电垫结构包括多个金属层，并由其中一 层金属层延伸至该残余切割区的边缘以与该第三导电层电性接触。本专利技术所述的晶片封装体，该半导体基板包括一第一表面及相反的第二表面，该 信号导电垫结构及该EMI接地导电垫结构位于该第一表面侧，而该第一开口及该第二开口 自该第二表面形成。本专利技术所述的晶片封装体，该残余切割区呈一 L型轮廓。本专利技术所述的晶片封装体，该第一开口及该第二开口内的该第一导电层及该第二 导电层与该半导体基板之间由一绝缘层所隔离。此外，本专利技术还提供一种晶片封装体的制造方法，包括提供半导体基板，具有多个晶粒区和切割区，每一晶粒区包括至少一接垫区和至少一元件区，该切割区则包围晶粒区； 于接垫区上形成信号导电垫结构及EMI接地导电垫结构；于晶粒区中形成第一开口及第二 开口，以暴露出信号导电垫结构及EMI接地导电垫结构；于第一开口及第二开口内形成第 一导电层及第二导电层，以分别电性接触信号导电垫结构及EMI接地导电垫结构，其中，第 一导电层及信号导电垫结构与切割区的边缘相距一间隙，且第二导电层及/或EMI接地导 电垫结构的一部分横跨切割区至另一晶粒区中；及沿切割区切割半导体基板以分离出多个 晶片封装体，并于每个晶片封装体周围留下残余切割区，其中第一导电层及信号导电垫结 构与残余切割区的边缘相距一间隙，且第二导电层及/或EMI接地导电垫结构的一部分延 伸至残余切割区的边缘。本专利技术所述的晶片封装体的制造方法，还包括于该预定切割区形成一凹口。本专利技术所述的晶片封装体的制造方法，该绝缘层同时形成于该第一开口、该第二 开口及该凹口内。本专利技术所述的晶片封装体的制造方法，该凹口通过切割刀预切该预定切割区以形 成一倾斜轮廓。本专利技术所述的晶片封装体的制造方法，该凹口通过干蚀刻制程形成一垂直轮廓。本专利技术所述的晶片封装体的制造方法，该半导体基板包括一第一表面及相反的第 二表面，该信号导电垫结构及该EMI接地导电垫结构位于该第一表面侧，而该第一开口、该 第二开口及该凹口自该第二表面形成。本专利技术所述的晶片封装体的制造方法，还包括沿该预定切割区及该凹口切割该半 导体基板以分离出多个晶片封装体，并于每个晶片封装体周围留下该残余切割区，其中该 残余切割区周围由该绝缘层围绕。本专利技术所述的晶片封装体的制造方法，还包括形成一第三导电层以围绕该残余切 割区周围的绝缘层，并与该第二导电层及/或该EMI接地导电垫结构电性连接。 本专利技术能够较好地实现对电磁干扰的屏蔽。附图说明图1A-1H显示依据本专利技术的一实施例的晶片封装体的制程剖面图。图2A-2C显示依据本专利技术的一实施例的晶片封装体的制程剖面图。图3A-3C显示依据本专利技术的一实施例的晶片封装体的制程剖面图。图4A-4B显示依据本专利技术的一实施例的晶片封装体的制程剖面图。具体实施方式为了让本专利技术之上述目的、特征及优点能更明显易懂，以下配合所附图式，作详细 说明如下。以下以实施例并配合图式详细说明本专利技术，在图式或说明书描述中，相似或相同 的部分使用相同的图号。且在图式中，实施例的形状或是厚度可扩大，以简化或方便标示。 再者，图式中各元件的部分将以描述说明，值得注意的是，图中未绘示或描述的元件，为本 领域技术人员所知的形式。另外，特定的实施例仅为揭示本专利技术使用的特定方式，其并非用 以限定本专利技术。本专利技术以一制作CMOS影像感测晶片封装体为例，然而微机电晶片封装体(MEMS chip package)或其他半导体晶片亦可适用。亦即，可以了解的是，在本专利技术的晶片封装体 的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、 数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System ;MEMS)、微流体系统(micro fluidic systems)或利用热、光 线及压力等物理量变化来测量的物理感测器(Physical knsor)，或是CMOS影像感测器 等。特别是可选择使用晶圆级封装(wafer scale package ；WSP)制程对影像感测元件、 发光二极管(light-emitting diodes ;LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、力口速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、 表面声波兀件(surface acoustic wave devices)、压力感测器(process sensors)、喷墨 头(ink printer heads)或功率晶片(power IC)等晶片进行封装。其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立 的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆 上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通 过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。请参阅图IA至1H，其显示依据本专利技术一实施例的晶片封装体的制造方法剖面本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包括：一半导体基板及一残余切割区，该半导体基板具有至少一接垫区和至少一元件区，该残余切割区位于该半导体基板周围；一信号导电垫结构及一ＥＭＩ接地导电垫结构，设置于该接垫区上；一第一开口及一第二开口，深入该半导体基板中以暴露出该信号导电垫结构及该ＥＭＩ接地导电垫结构；一第一导电层及一第二导电层，分别位于该第一开口及该第二开口内并分别电性接触该信号导电垫结构及该ＥＭＩ接地导电垫结构；其中，该第一导电层及该信号导电垫结构与该残余切割区的边缘相距一间隙，且该第二导电层及／或该ＥＭＩ接地导电垫结构的一部分延伸至该残余切割区的边缘；及一第三导电层，其围绕该残余切割区的周围，以与该第二导电层及／或该ＥＭＩ接地导电垫结构电性连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：蔡佳伦，刘沧宇，郑家明，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]