在块体半导体材料上用于形成隔离的鳍部结构的方法技术

本申请提供一种在块体半导体材料上用于形成隔离的鳍部结构的方法。一种方法包括在块体衬底上形成第一半导体材料层和在该第一半导体材料层上形成第二半导体材料层。该方法进一步包括在该第二半导体材料层上创造鳍状图案掩膜，以及使用该鳍状图案掩膜作为蚀刻掩膜，各向异性地蚀刻该第二半导体材料层和该第一半导体材料层。该各向异性蚀刻导致从该第二半导体材料形成鳍部和位于该鳍部下方的该第一半导体材料的暴露区域。该方法进一步包括在位于该鳍部下方的该第一半导体材料的暴露区域中形成隔离层。

【技术实现步骤摘要】

本专利技术的实施例一般是关于半导体器件结构和相关的制作方法，且本专利技术的实施 例尤其是关于用于形成具有导电鳍部的半导体器件结构的方法，其中，该导电鳍部与块体 半导体衬底电性隔离。
技术介绍
例如金属氧化半导体场效应晶体管(MOSFET)的晶体管为大部分半导体器件的核 心建构区块。一些半导体器件(例如高性能的处理器器件)可包含数百万个晶体管。对于 这种器件而言，降低晶体管尺寸、并因而增加晶体管密度，一直都是半导体制造工业的高优 先项目。鳍式场效应晶体管(FinFET)为一种可使用非常小尺寸工艺而制作的半导体类 型。图1为鳍式场效应晶体管100的简化透视图，鳍式场效应晶体管100是形成在半导体 晶片衬底102上。鳍式场效应晶体管是因为其使用一个或多个导电鳍部104而命名。如图 1所显示的，每个鳍部104均在鳍式场效应晶体管100的源极区域106和漏极区域108之间 延伸。鳍式场效应晶体管100包含跨越鳍部104而形成的栅极结构110。该鳍部104与栅 极结构110接触的表面区域决定鳍式场效应晶体管100的有效信道(effective channel)。鳍式场效应晶体管器件一直以来都是使用绝缘体上硅(silicon-on-insulator ； S0I)衬底来加以形成。使用SOI衬底，该导电鳍部是由硅材料所形成，但该绝缘体层提供邻 接鳍式场效应晶体管器件之间的隔离。块体硅衬底较SOI衬底便宜，因此，如果使用适当的 隔离方法，鳍式场效应晶体管器件可使用块体硅来加以制作。
技术实现思路
本申请提供一种用于在块体衬底上制作半导体器件的方法。该方法包括在该块体 衬底上形成第一半导体材料层、及在该第一半导体材料层上形成第二半导体材料层。该方 法进一步包括在该第二半导体材料层上创造鳍状图案掩膜、及使用该鳍状图案掩膜作为蚀 刻掩膜而各向异性地蚀刻该第二半导体材料层和该第一半导体材料层。该各向异性蚀刻导 致从该第二半导体材料形成鳍部和位于该鳍状下方的该第一半导体材料的暴露区域。该方 法进一步包括在位于该鳍部下方的该第一半导体材料的暴露区域中形成隔离层。本申请提供另一种用于制造有鳍的半导体器件结构的方法。该方法包括提供衬 底，该衬底包括块体半导体材料、在该块体半导体材料上的第一半导体材料层、和在该第一 半导体材料层上的第二半导体材料层。该方法进一步包括选择性地去除部分该第二半导体 材料层和该第一半导体材料层，其导致从该第一半导体材料的暴露区域上的第二半导体材 料形成鳍部。该方法进一步包括在该第一半导体材料的暴露区域中形成隔离层。在另一个实施例中，本申请提供一种用于制作半导体器件的方法。该方法包括提 供从块体半导体材料形成的块体衬底、在该块体半导体材料上形成第一半导体材料层、以 及在该第一半导体材料层上形成第二半导体材料层。该第二半导体材料的氧化速率小于该第一半导体材料的氧化速率。该方法进一步包括在该第二半导体材料层上创造鳍状图案掩膜、及使用该鳍状图案掩膜作为蚀刻掩膜而各向异性地蚀刻该第二半导体材料层，其导致 从该第二半导体材料形成鳍部。各向异性地蚀刻该第二半导体材料层也去除该第一半导体 材料的部分，导致位于鳍部下方的该第一半导体材料的暴露区域。该方法进一步包括氧化 位于该鳍部下方的该第一半导体材料的暴露区域，以使该鳍部与该块体半导体材料电性隔 罔。提供此
技术实现思路
并以简化的形式引进概念的选择，该概念的选择进一步描述于以 下的详细描述中。此
技术实现思路
并不打算确认请求保护的专利技术主题的关键特征或主要特征， 也不打算用来帮助决定请求保护的专利技术主题的范畴。附图说明通过参考详细的描述和权利要求，并一并考虑接下来的图式时，可得出本专利技术更 完整的了解，其中，相同的参考编号在图式中是指类似的元件。图1为习知具有多个鳍部的鳍式场效应晶体管的简化透视图；以及图2-8例示示范实施例中半导体器件结构的剖面图及用于制作该半导体器件结 构的示范方法。具体实施例方式接下来的详细描述在本质上仅用来例示，并不打算用来限制本专利技术的实施例或这 些实施例的应用和使用。如本文中所使用的，“示范” 一词是指“作为实例、例子、或例示”。 本文中所描述作为示范之用的任何实作并不需要解读为较佳或优于其它实作。此外，也不 打算被前述的
、
技术介绍
、
技术实现思路
或接下来的详细描述中明示或暗示的理论所 限制。本文所描述的技术和科技可运用来制作MOS晶体管器件，包含NMOS晶体管器件、 PMOS晶体管器件、和CMOS晶体管器件。虽然“M0S器件” 一词适当地指具有金属栅极电极 和氧化栅极绝缘体的器件，然而，该词在全文中是指包含导电栅极电极(不论是金属或其 它导电材料)的任何半导体器件，其中，该导电栅极电极是位于栅极绝缘体(不论是氧化或 其它绝缘体)之上，而该栅极绝缘体是位于半导体衬底之上。在该半导体器件的制作中的 各种步骤皆为已知，因此，为了简洁起见，在本文中一些习知的步骤仅简单提及、或完全省 略而未提供已知的工艺细节。已知有各式各样的鳍式场效应晶体管器件和相关的制作工艺。依据习知制造技 术，鳍式场效应晶体管器件中的导电鳍部是使用光刻(photolithography)、蚀刻、和其它习 知工艺步骤来形成。鳍式场效应晶体管的性能与鳍部的高度、厚度、和间距有关，而这些尺 寸在制造期间应该是均勻且被严密控制。就此而言，使用现有的半导体制造工艺(例如，22 纳米(nm)和更小的技术)来制作鳍式场效应晶体管会因控制鳍部的尺寸的重要性，而可以 非常具有挑战性。本文所描述的制作技术可用来精确地控制鳍部的尺寸，尤其是控制从块 体半导体衬底形成的鳍部结构的鳍部高度。本文所描述的技术和科技可用来形成用于有鳍的半导体器件的鳍部结构，其中， 是使用块体半导体衬底，而非SOI衬底。就此而言，图2-6为例示有鳍的半导体器件结构的实施例的剖面图和相关的制作方法。此制作工艺代表适用于有鳍的半导体器件(例如，鳍 式场效应晶体管或其它多栅极晶体管器件)的方法的一个实作。然而，实际上，该制作工艺 可用来形成最终用于其它半导体器件的半导体鳍部。参考图2，在示范实施例中，该制作工艺开始于提供适当的块体衬底200、在该块 体衬底200上形成第一半导体材料层204、和在该中介的半导体材料层204上形成上半导体 材料层206。就此而言，第一半导体材料层204在本文中或可称为中介层或中介半导体材 料，而第二半导体材料层206在本文中或可称为上半导体材料的上层。图2绘示于块体衬 底200上形成半导体材料层204、206后的半导体器件结构208。应了解的是，制作有鳍的半 导体器件不需要总是开始于块体衬底，而在该制作工艺的实施例中，制作有鳍的半导体器 件可开始于图2中所绘示的半导体器件结构208。因此，可从贩卖者得到适当地预先制作的 晶片，在该贩卖者处，该预先制作的晶片已经具有块体半导体材料，而该块体半导体材料具 有形成于该块体半导体材料上的中介半导体材料层、和形成于该中介半导体材料层上的上 半导体材料层。相应地，本文所描述的制作该鳍部结构可开始于提供这种预先制作的晶片 或衬底。如以下所详细讨论的，在示范实施例中，中介半导体材料204的氧化速率大于上 半导体材料206的氧化速率，以使在上半导体材料206下方的中介半导体材料204的暴露本文档来自技高网...

【技术保护点】
一种在块体衬底上制作半导体器件的方法，该方法包括：在该块体衬底上形成第一半导体材料层；在该第一半导体材料层上形成第二半导体材料层；在该第二半导体材料层上创造鳍状图案掩膜；使用该鳍状图案掩膜作为蚀刻掩膜而各向异性地蚀刻该第二半导体材料层和该第一半导体材料层，产生从该第二半导体材料形成鳍部和位于该鳍部下方的该第一半导体材料的暴露区域；以及在位于该鳍部下方的该第一半导体材料的暴露区域中形成隔离层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：W马赞拉，H阿迪卡里，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：GB[英国]