硅通孔互连结构形成方法技术

一种硅通孔互连结构形成方法，包括：提供衬底；在所述衬底表面形成硬掩膜层；在所述硬掩膜层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀所述硬掩膜层直至暴露出衬底；以刻蚀后的硬掩膜层为掩膜，采用第一刻蚀设备刻蚀第一厚度的所述衬底；以刻蚀后的硬掩膜层为掩膜，采用第二刻蚀设备刻蚀第二厚度的所述衬底，形成通孔；所述第一刻蚀设备与第二刻蚀设备在衬底边缘区域与衬底中心区域的均一性为互补关系。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及。
技术介绍
在过去的四十年中，微电子芯片的研究、开发和生产一直沿着摩尔定律所预测来 进行；直至2008年，英特尔等公司在内存芯片的大规模生产中已经开始使用45纳米至50 纳米线宽的加工技术。按照摩尔定律的预测，最晚到2012年，为了进一步提高芯片的集成度，就需要用 到32纳米甚至22纳米线宽的加工技术。但是，32纳米或者22纳米的加工技术不仅遇到光 刻设备和工艺技术的局限性，而且单元稳定性、信号延迟、CMOS电路可行性等都是悬而未决 的难题。为此，超越摩尔定律的概念于近年为提了出来。目前，超越摩尔定律的各种技术可 以分为两大类一是基于基板的集成技术，一是基于芯片/晶圆的三维集成技术。而基于芯 片/晶圆的三维集成技术又可以分为基于金线键合的芯片堆叠(Die Macking)、封装堆叠 (Package Stacking)和基于硅通孔(TSV，Through-Silicon-Via)的三维堆叠。而基于硅 通孔(TSV，Through-Silicon-Via)的三维堆叠正成为超越摩尔定律的最主要方法。现有的硅通孔互连结构的形成方法可以参考公开号为CN101483150A的中国专 利，具体参考图1所示，包括如下步骤步骤S101，参考图2，在晶圆100的表面刻蚀通孔101 ；步骤S102，参考图3，在通孔101表面和底部形成绝缘层102 ；步骤S103，参考图4，采用导电物质103填充所述通孔101 ；步骤S104，参考图5，从晶圆100的背面减薄晶圆100，直至暴露出导电物质103。采用上述的硅通孔互连结构的形成工艺刻蚀所述通孔的工艺通常采用等离子体 刻蚀工艺，由于现有刻蚀工艺的均一性的局限性，参考图6，在晶圆100的中心位置I、晶圆 100的边缘位置II刻蚀的速度是不一致的，使得同一刻蚀工艺形成的通孔101在晶圆100 的中心位置I和晶圆100的边缘位置II深度不同，使得步骤S104中减薄晶圆时，参考图7， 深度比较浅的通孔无法暴露出导电物质，导致硅通孔互连结构失效。
技术实现思路
本专利技术解决的技术问题是形成的硅通孔深度不同导致硅通孔互连结构失效问题。为解决上述问题，本专利技术提供了一种，包括提供衬底； 在所述衬底表面形成硬掩膜层；在所述硬掩膜层表面形成光刻胶图形；以所述光刻胶图形 为掩膜，刻蚀所述硬掩膜层直至暴露出衬底；以刻蚀后的硬掩膜层为掩膜，采用第一刻蚀设 备刻蚀第一厚度的所述衬底；以刻蚀后的硬掩膜层为掩膜，采用第二刻蚀设备刻蚀第二厚 度的所述衬底，形成通孔；所述第一刻蚀设备与第二刻蚀设备在衬底边缘区域与衬底中心 区域的均一性为互补关系。可选的，所述衬底材料为单晶、多晶或非晶结构的硅或硅锗衬底。可选的，所述第一刻蚀设备为等离子体刻蚀设备。可选的，所述第二刻蚀设备为等离子体刻蚀设备。可选的，所述第一厚度为需要形成的通孔的深度的1/4至3/4。可选的，所述第一刻蚀设备刻蚀部分厚度的所述衬底的具体参数为第一刻蚀设 备刻蚀腔室压力为100毫托至150毫托，刻蚀功率为1200瓦，刻蚀频率为15G赫兹，CHF5流 量为每分钟40标准立方厘米至每分钟60标准立方厘米，CF4流量为每分钟50标准立方厘 米至每分钟80标准立方厘米，氩气流量为每分钟140标准立方厘米至每分钟180标准立方 厘米。可选的，所述第二刻蚀设备刻蚀第二厚度的所述衬底的具体参数为第二刻蚀设 备刻蚀腔室压力为180毫托至250毫托，刻蚀功率为1000瓦，刻蚀偏压为1000伏特，NF3流 量为每分钟20标准立方厘米至每分钟30标准立方厘米，HBr流量为每分钟200标准立方 厘米至每分钟250标准立方厘米，氧气流量为每分钟140标准立方厘米至每分钟180标准 立方厘米。与现有技术相比，本专利技术具有以下优点本专利技术通过采用在衬底边缘区域与衬底 中心区域的均一性为互补关系的所述第一刻蚀设备与第二刻蚀设备，且经过大量实验获得 的适用刻蚀参数，采用第一刻蚀设备刻蚀衬底，直至去除1/4至3/4通孔深度的衬底，采用 第二刻蚀设备刻蚀剩余的厚度，形成在衬底的中心位置与在衬底的边缘位置深度一致的通 孔，避免后续减薄工艺无法暴露出均一性差的深度比较浅的通孔的导电物质，导致硅通孔 互连结构失效。附图说明图1是现有的硅通孔互连结构的形成方法的流程图；图2至图5是现有的硅通孔互连结构的形成方法的过程图；图6是现有的硅通孔互连结构的形成方法形成均一性差的通孔的示意图；图7是现有工艺形成的硅通孔在后续工艺中失效的示意图；图8是本专利技术提供的的一实施例的流程示意图；图9至图14为本专利技术提供的的一实施例的过程示意图。具体实施例方式由
技术介绍
可知，现有的中，晶圆的通孔通常采用等离 子体刻蚀工艺，由于现有刻蚀工艺的均一性的局限性，在晶圆的中心位置、晶圆的边缘位置 刻蚀的速度是不一致的，使得同一刻蚀工艺形成的通孔在晶圆的中心位置和晶圆的边缘位 置深度不同，使得后续步骤中减薄晶圆时，通孔深度比较浅的通孔导电物质无法暴露，导致 硅通孔互连结构失效。为此，本专利技术的专利技术人经过大量的劳动，提出一种优化的硅通孔互连结构形成方 法，包括提供衬底；在所述衬底表面形成硬掩膜层；在所述硬掩膜层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀所述硬掩膜层直至暴露出衬底；以刻蚀后的硬掩膜层为掩膜，采用第一刻蚀设备刻蚀第一厚度的所述衬底；以刻蚀后的硬掩膜层为掩膜，采用第二刻蚀设备刻蚀第二厚度的所述衬底，形成 通孔；所述第一刻蚀设备与第二刻蚀设备在衬底边缘区域与衬底中心区域的均一性为互补 关系。可选的，所述衬底材料为单晶、多晶或非晶结构的硅或硅锗衬底。可选的，所述第一刻蚀设备为等离子体刻蚀设备。可选的，所述第二刻蚀设备为等离子体刻蚀设备。可选的，所述第一厚度为需要形成的通孔的深度的1/4至3/4。可选的，所述第一刻蚀设备刻蚀部分厚度的所述衬底的具体参数为第一刻蚀设 备刻蚀腔室压力为100毫托至150毫托，刻蚀功率为1200瓦，刻蚀频率为15G赫兹，CHF5流 量为每分钟40标准立方厘米至每分钟60标准立方厘米，CF4流量为每分钟50标准立方厘 米至每分钟80标准立方厘米，氩气流量为每分钟140标准立方厘米至每分钟180标准立方 厘米。可选的，所述第二刻蚀设备刻蚀第二厚度的所述衬底的具体参数为第二刻蚀设 备刻蚀腔室压力为180毫托至250毫托，刻蚀功率为1000瓦，刻蚀偏压为1000伏特，NF3流 量为每分钟20标准立方厘米至每分钟30标准立方厘米，HBr流量为每分钟200标准立方 厘米至每分钟250标准立方厘米，氧气流量为每分钟140标准立方厘米至每分钟180标准 立方厘米。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以 很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况 下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应 限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图8是本专利技术提供的的一实施例的流程示意图，图9至 图14为本专利技术提供的的一本文档来自技高网...

【技术保护点】
一种硅通孔互连结构形成方法，其特征在于，包括：提供衬底；在所述衬底表面形成硬掩膜层；在所述硬掩膜层表面形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀所述硬掩膜层直至暴露出衬底；以刻蚀后的硬掩膜层为掩膜，采用第一刻蚀设备刻蚀第一厚度的所述衬底；以刻蚀后的硬掩膜层为掩膜，采用第二刻蚀设备刻蚀第二厚度的所述衬底，形成通孔；所述第一刻蚀设备与第二刻蚀设备在衬底边缘区域与衬底中心区域的均一性为互补关系。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘钊，朱虹，高关且，奚民伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31