形成接触孔的方法技术

一种形成接触孔的方法，包括：在半导体衬底上依次形成绝缘介质层、硬掩膜层和光刻胶层；在光刻胶层上形成接触孔开口图形；以光刻胶层为掩膜，沿接触孔开口图形刻蚀硬掩膜层，形成接触孔开口；去除所述光刻胶层；以硬掩膜层为掩膜，沿接触孔开口采用等离子体刻蚀工艺刻蚀绝缘介质层至一定深度，所述深度为形成目标接触孔深度的三分之一至四分之三；判断硬掩膜层表面积累的带电离子类型，在反应腔中通入与所述带电离子类型相反的等离子体，至中和所述带电离子；以硬掩膜层为掩膜，继续刻蚀绝缘介质层至露出半导体衬底，形成目标接触孔。所述方法可形成开口宽度均匀的接触孔。

【技术实现步骤摘要】

本专利技术涉及半导体器件的制造领域，尤其涉及。
技术介绍
随着超大规模集成电路ULSI (Ultra Large Scale Integration)的飞速发展，集 成电路制造工艺变得越来越复杂和精细。为了提高集成度，降低制造成本，元件的关键尺寸 不断变小，芯片单位面积内的元件数量不断增加，平面布线已难以满足元件高密度分布的 要求，只能采用多层布线技术，利用芯片的垂直空间，进一步提高器件的集成密度。在各层 布线之间需要在接触孔中沉积金属材料进行电连接。随着元件的关键尺寸变小，接触孔的关键尺寸也变的越来越小，同时，接触孔的深 度却变的越来越大(接触孔的深宽比增加)，为了形成更高深宽比的接触孔，需要增加介质 层的厚度，并且需要增加刻蚀介质层的时间，因此，在刻蚀介质层形成接触孔的工艺中，单 单使用光刻胶层作为刻蚀中的硬掩膜是不行的，因为较深的接触孔需要更厚的光刻胶层， 但是，厚的光刻胶层使光刻胶设备难以定义较小的关键尺寸，为了解决这个问题，在刻蚀介 质层形成接触孔的工艺中，通常在介质层上形成硬掩膜层，以保证接触孔的关键尺寸并且 在刻蚀介质层形成接触孔的工艺中保护介质层。现有制作接触孔的工艺参考图1至图5。如图1所示，在包含驱动电路等结构的半 导体衬底101上形成布线层102，其中布线层102的材料可以为铝或铝铜合金或多晶硅；在 布线层102上形成绝缘介质层103，用于膜层间的隔离；在绝缘介质层103表面形成硬掩膜 层104，以减小随后形成的光刻胶层的厚度并在随后的刻蚀工艺中作为刻蚀停止层并保护 绝缘介质层，所述的硬掩膜层104的材料例如为不定型多晶硅(amorphous poly silicon)； 在硬掩膜层104上旋涂光刻胶层106。如图2所示，将光掩模版10上的接触孔图案12通过光刻技术转移至光刻胶层106 上，形成接触孔开口图形105。如图3所示，以光刻胶层106为掩膜，用各项异性刻蚀工艺(anisotropic etching)沿接触孔开口图形105刻蚀硬掩膜层104，形成接触孔开口。如图4所示，用灰化法去除光刻胶层106。如图5所示，以所述硬掩膜层为掩膜，沿接触孔开口刻蚀绝缘介质层103至露 出布线层102，形成接触孔107，所述的各项异性刻蚀工艺例如为等离子体刻蚀(plasma etching)。如上所述的接触孔的制作工艺，在采用等离子体刻蚀的过程中，晶圆一直暴露在 包含有高密度反应离子(reactive ions)和高能轰击离子(bombardment ions)的等离子 环境中，长时间的刻蚀会导致轰击离子在晶圆表面分布不均勻，某些部位的接触孔顶部被 过度刻蚀，使接触孔顶部的开口宽度增加，最终导致接触孔内沉积金属材料形成互连结构 之后，由于相邻的互连结构之间的介质层厚度变小，导致相邻的互连结构之间发生击穿或 者短路的现象。参考附图6所示，为接触孔阵列的俯视图，图中的接触孔的深度大于3um，刻蚀绝 缘介质层形成接触孔的刻蚀时间大于500秒，从图中可以看出，相邻的两个接触孔之间的 间距Dl小于另外两个相邻的接触孔之间的间距D2，对于间距为Dl的两个相邻的接触孔，比 较容易发生击穿或者漏电现象。
技术实现思路
本专利技术解决的问题是提供一种，以避免在刻蚀绝缘介质层形成 接触孔的过程中，接触孔之间发生刻蚀不均勻的现象。为解决上述问题，本专利技术提供一种，包括在半导体衬底上依次 形成绝缘介质层、硬掩膜层和光刻胶层；在光刻胶层上形成接触孔开口图形；以光刻胶层 为掩膜，沿接触孔开口图形刻蚀硬掩膜层，形成接触孔开口 ；去除所述光刻胶层；以硬掩膜 层为掩膜，沿接触孔开口采用等离子体刻蚀工艺刻蚀绝缘介质层至一定深度，所述深度为 形成目标接触孔深度的三分之一至四分之三；判断硬掩膜层表面积累的带电离子类型，在 反应腔中通入与所述带电离子类型相反的等离子体，至中和所述带电离子；以硬掩膜层为 掩膜，继续刻蚀绝缘介质层至露出半导体衬底，形成目标接触孔。与现有技术相比，上述方案具有以下优点本专利技术通过硬掩膜层表面积累的带电离子类型，在反应腔中通入与所述带电离子 类型相反的等离子体，至中和所述带电离子，从而避免在随后的工艺中硬掩模层表面的带 电粒子改变等离子体刻蚀工艺中等离子体的运动方向，使硬掩模层表面任意位置的刻蚀速 率相同，从而形成开口宽度均勻的接触孔，使相邻的接触孔之间的间距相同。附图说明图1至图5是现有工艺形成接触孔的结构示意图；图6是现有工艺形成的接触孔阵列的俯视图；图7是本专利技术形成接触孔的第一具体实施方式流程图；图8至图12是本专利技术具体实施方式形成接触孔的结构示意图；图13是本专利技术形成的接触孔阵列的俯视图。具体实施例方式在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以 很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况 下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应 限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。根据现有技术的描述，对于高深宽比的接触孔，由于接触孔深度大，刻蚀形成接触 孔所需的时间较长，因此导致不同的接触孔顶部的刻蚀程度不同，某些接触孔顶部由于过 度刻蚀导致接触孔开口宽度过大，相邻的接触孔之间介质层的厚度减小，导致相邻接触孔 之间发生短路或者击穿。本申请的专利技术人研究表明，在刻蚀绝缘介质层形成接触孔的过程中，由于包含硬 掩膜层和绝缘介质层的结构长期暴露在等离子体环境中，因此，硬掩膜层表面会不规则的 聚集一定量的正电荷或者负电荷，正电荷或者负电荷在硬掩膜层表面聚集之后，在继续刻 蚀绝缘介质层形成接触孔的工艺中，聚集的正电荷或者负电荷会改变等离子体刻蚀工艺中 刻蚀离子的运动方向，从而引起对应位置的刻蚀离子浓度发生变化，从而导致对应位置的 刻蚀速率和刻蚀程度发生变化，从而使刻蚀完成之后不同位置接触孔的顶部宽度不均勻。下面结合附图对本专利技术的具体实施方式做详细的说明。图7是本专利技术形成接触孔的具体实施方式流程图。如图7所示，执行步骤S101，在 半导体衬底上依次形成绝缘介质层、硬掩膜层和光刻胶层；执行步骤S102，在光刻胶层上 形成接触孔开口图形；执行步骤S103，以光刻胶层为掩膜，沿接触孔开口图形刻蚀硬掩膜 层，形成接触孔开口 ；执行步骤S104，去除所述光刻胶层；执行步骤S105，以硬掩膜层为掩 膜，沿接触孔开口采用等离子体刻蚀工艺刻蚀绝缘介质层至一定深度，所述深度为形成目 标接触孔深度的三分之一至四分之三；执行步骤S106，判断硬掩膜层表面积累的带电离子 类型，在反应腔中通入与所述带电离子类型相反的等离子体，至中和所述带电离子；执行步 骤S107，以硬掩膜层为掩膜，继续刻蚀绝缘介质层至露出半导体衬底，形成目标接触孔。图8至图10是本专利技术形成接触孔的具体实施例示意图。参考图8所示，提供半导体衬底，所述的半导体衬底包括形成有驱动电路等结构 的基板201以及位于基板201上的布线层202，其中布线层202的材料可以为铝或铝铜合金 或多晶硅，如果布线层202的材料为铝、铜或本文档来自技高网...

【技术保护点】
一种形成接触孔的方法，其特征在于，包括：在半导体衬底上依次形成绝缘介质层、硬掩膜层和光刻胶层；在光刻胶层上形成接触孔开口图形；以光刻胶层为掩膜，沿接触孔开口图形刻蚀硬掩膜层，形成接触孔开口；去除所述光刻胶层；以硬掩膜层为掩膜，沿接触孔开口采用等离子体刻蚀工艺刻蚀绝缘介质层至一定深度，所述深度为形成目标接触孔深度的三分之一至四分之三；判断硬掩膜层表面积累的带电离子类型，在反应腔中通入与所述带电离子类型相反的等离子体，至中和所述带电离子；以硬掩膜层为掩膜，继续刻蚀绝缘介质层至露出半导体衬底，形成目标接触孔。

【技术特征摘要】

【专利技术属性】
技术研发人员：邹立，罗飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31