制造金属氧化物半导体场效应晶体管的方法技术

本发明专利技术公开了一制造金属氧化物半导体场效应晶体管的方法，在晶圆的硅基底上表面堆叠多晶硅栅极结构；在所述多晶硅栅极的两侧构造偏置侧墙；在所述多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂注入；对晶圆进行第一快速热处理；在多晶硅栅极侧壁上的偏置侧墙的外侧构造侧墙；在多晶硅栅极两侧分布的侧墙底部的硅基底区域进行大剂量离子注入，分别形成源极和漏极；对晶圆进行第二快速热处理过程；在晶圆表面沉积硅化物阻挡层，并对硅化物阻挡层进行蚀刻。本发明专利技术方案可以提高小尺寸金属氧化物半导体场效应晶体管的性能。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造
，特别涉及制造金属氧化物半导体场 效应晶体管的方法。
技术介绍
金属氧化物半导体(Metal Oxide Semiconductor, MOS)场效应晶体管可分为N 沟道硅MOS场效应(NMOS)晶体管与P沟道硅MOS场效应(PMOS)晶体管两大类， PMOS晶体管在N型硅衬底上有两个P+区，分别叫做源极和漏极，两极之间不通导。如图1所示为PMOS晶体管的结构示意图。用较低浓度的VA族离子注入硅基 底101，形成掺杂浓度较低的N型阱102。在N型阱102上制作出两个氟化硼轻掺杂注入 区104和110，以及两个高掺杂浓度区103和109，分别作漏极区(dndn，简写为d)和源 极区(source，简写为s)。源极区和漏极区之间的硅基底上表面覆盖栅极氧化物层105， 栅极氧化物层105之上是多晶硅栅极108，多晶硅栅极108的两侧是偏置侧墙106和侧墙 107。而PMOS管最外层的水平表面上均覆盖硅化物阻挡层111。PMOS管与其他MOS 管之间用浅沟道隔离槽6TI) 112隔开。图2示出了现有技术中构造PMOS管的工艺流程，包括如下步骤步骤201:在硅基底上表面沉积栅极氧化物层以及多晶硅层。步骤202:在多晶硅层上面涂布光刻胶，对所述光刻胶进行曝光并显影，将基 板上的图形转印到所述光刻胶上，以剩余的光刻胶为掩膜对所述多晶硅层进行蚀刻，未 被蚀刻掉的多晶硅形成多晶硅栅极。多晶硅栅极的宽度约为65纳米。步骤203:用热氧化生长的方法在硅基底上表面形成一层氧化层。为与后续步 骤中的氧化硅层相区别，该氧化层称为第一氧化硅层。步骤204:在所述氧化层的上面再淀积一层氮化硅层。所述第一氮化硅层是连续 分布的，既覆盖在多晶硅栅极的顶部，也覆盖在多晶硅栅极的侧壁上，还覆盖多晶硅栅极 以外的硅基底表面。为与后续步骤的氮化硅层相区别，该氮化硅层称为第一氮化硅层。步骤205:对所述第一氮化硅层进行蚀刻，使覆盖在多晶硅栅极顶部以及硅基 底表面的水平分布的氮化硅薄膜通过蚀刻反应消耗掉，在多晶硅栅极侧壁上覆盖的氮化 硅层残留下来，成为偏置侧墙结构。多晶硅栅极与偏置侧墙的总宽度范围在70纳米至 100纳米。步骤206 在多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂(LDD) 注入，注入氟化硼剂量IxlO14 3xl015/cm2。步骤207:对晶圆进行第一快速热处理过程以升温速率为180摄氏度/秒至 250摄氏度/秒对晶圆进行热处理，将晶圆的温度从初始温度升温到峰值温度，再用相同 的速率对晶圆降温。所述初始温度的范围是400°C 650°C，峰值温度的范围900°C 1100°C。步骤208:在晶圆表面依次淀积第二氧化硅层以及第二氮化硅层。所述第二氧化硅层以及第二氮化硅层是连续分布的，既覆盖在多晶硅栅极的顶部，也覆盖在多晶硅 栅极的侧壁上，还覆盖在多晶硅栅极以外的硅基底表面。步骤209:对所述第二氮化硅层以及第二氧化硅层进行蚀刻，使覆盖在多晶硅 栅极顶部以及硅基底表面的水平分布的第二氮化硅层以及第二氧化硅层薄膜通过蚀刻反 应消耗掉，在多晶硅栅极侧壁上覆盖的第二氮化硅层和第二氧化硅层残留下来，成为侧 墙结构。步骤210 在多晶硅栅极两侧分布的侧墙底部的硅基底区域进行大剂量离子注 入，分别形成源极和漏极。该大剂量离子注入分两步进行，首先注入的是硼离子，能量4千电子伏(keV) 7KeV，剂量IxlO13 lxl014/cm2，接着注入氟化硼，能量为4keV 12KeV，剂量为 IxlO15 lxl016/cm2。步骤211 在晶圆表面沉积第三氧化硅层作为硅化物阻挡层。步骤212:对晶圆进行第二快速热处理过程以升温速率为180摄氏度/秒至 250摄氏度/秒对晶圆进行热处理，将晶圆的温度从初始温度升温到峰值温度，再用相同 的速率对晶圆降温。所述初始温度的范围是400°C 650°C，峰值温度的范围900°C 1100°C。步骤213 对硅化物阻挡层进行蚀刻。随着工艺的发展，MOS管的关键尺寸(CD)不断减小，饱和电流也随之减小。 当MOS管的宽度(Width，简写为W)小于10微米(μ m)时，则称之为小尺寸MOS管。 图3示出了当栅极长度(L)保持为0.06微米(μ m)时，MOS管饱和电流与MOS管栅极宽 度(W)的关系曲线，其中横坐标为栅极宽度，单位为微米，纵坐标为饱和电流(Idsat)， 单位为微安(μΑ)。其中曲线301为目标值，曲线302为实际测量的饱和电流。可以看 出，在栅极宽度较小的情况下，实际测量得到的MOS管饱和电流均小于目标值，这被称 为小尺寸MOS管性能退化问题，这样就在性能上对MOS管尺寸的进一步减小造成了限 制。换句话说，为了 MOS管仍然保持较好的性能，则MOS管的尺寸不能太小，而半导 体集成电路尺寸减小是技术进步的总趋势，如此一来就造成了 MOS管尺寸和半导体集成 电路尺寸之间的矛盾。
技术实现思路
有鉴于此，本专利技术的目的在于，提出一种制造金属氧化物半导体场效应晶体管 的方法，可以提高小尺寸MOS管的性能。本专利技术实施例提出了一种，包括如 下步骤在晶圆的硅基底上表面堆叠多晶硅栅极结构；在所述多晶硅栅极的两侧构造偏置侧墙；在所述多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂注入；对晶圆进行第一快速热处理；在多晶硅栅极侧壁上的偏置侧墙的外侧构造侧墙；在多晶硅栅极两侧分布的侧墙底部的硅基底区域进行大剂量离子注入，分别形成源极和漏极；对晶圆进行第二快速热处理过程；在晶圆表面沉积硅化物阻挡层，并对硅化物阻挡层进行蚀刻。较佳地，所述在晶圆的硅基底上表面堆叠多晶硅栅极结构的步骤包括在硅基底上表面沉积栅极氧化物层以及多晶硅层；在多晶硅层上面涂布光刻胶，对所述光刻胶进行曝光并显影，将基板上的图形 转印到所述光刻胶上，以剩余的光刻胶为掩膜对所述多晶硅层进行蚀刻，未被蚀刻掉的 多晶硅形成多晶硅栅极。其中，所述多晶硅栅极的宽度范围为65纳米至75纳米。所述在所述多晶硅栅极的两侧构造偏置侧墙的步骤包括用热氧化生长的方法在硅基底上表面形成第一氧化层；在所述氧化层的上面淀积第一氮化硅层；对所述第一氮化硅层进行蚀刻，使覆盖在多晶硅栅极顶部以及硅基底表面的水 平分布的氮化硅薄膜通过蚀刻反应消耗掉，在多晶硅栅极侧壁上覆盖的氮化硅层残留下 来，成为偏置侧墙结构。较佳地，所述多晶硅栅极与偏置侧墙的总宽度为70纳米至100纳米。所述对晶圆进行第一快速热处理和/或对晶圆进行第二快速热处理过程中，升 温速率和降温速率为50摄氏度/秒至100摄氏度/秒。所述对晶圆进行第一快速热处理和/或对晶圆进行第二快速热处理过程中，初 始温度的范围是400°C至650°C，峰值温度的范围900°C至1100°C。所述在所述多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂注入的步 骤中，注入氟化硼剂量1父1014/0112至3\1015/0112。从以上技术方案可以看出，通过对制造PMOS管的流程进行调整优化，可以有 效提升小尺寸PMOS管的饱和电流，从而改善其性能。其中，将高浓度掺杂热处理过程放在硅化物阻挡层沉积过程之前，这样作的目 的是减少源极/漏极注入的杂质向外扩散，从而降低等效的栅氧电学厚度，提高器本文档来自技高网...

【技术保护点】
一种制造金属氧化物半导体场效应晶体管的方法，包括如下步骤：在晶圆的硅基底上表面堆叠多晶硅栅极结构；在所述多晶硅栅极的两侧构造偏置侧墙；在所述多晶硅栅极两侧的偏置侧墙底部的硅基底区域进行轻掺杂注入；对晶圆进行第一快速热处理；在多晶硅栅极侧壁上的偏置侧墙的外侧构造侧墙；在多晶硅栅极两侧分布的侧墙底部的硅基底区域进行大剂量离子注入，分别形成源极和漏极；对晶圆进行第二快速热处理过程；在晶圆表面沉积硅化物阻挡层，并对硅化物阻挡层进行蚀刻。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘兵武，居建华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]