半导体器件及其制造方法技术

本发明专利技术提供一种环绕栅极晶体管的制造方法，用以获得源极、漏极、栅极的低电阻化的构造、及所希望的栅极长度、源极、漏极形状与柱状半导体的直径。该半导体器件的制造方法，包含：形成柱状第１导电型半导体层的步骤；在柱状第１导电型半导体层的下部形成第２导电型半导体层的步骤；在柱状第１导电型半导体层的周围形成栅极绝缘膜与栅极电极的步骤；在栅极上部且在柱状第１导电型半导体层的上部的侧壁形成绝缘膜的步骤；在栅极侧壁形成绝缘膜的步骤；在柱状第１导电型半导体层的上部形成第２导电型半导体层的步骤；及在形成于柱状第１导电型半导体层的上部与下部的第２导电型半导体层与栅极，形成金属与半导体的化合物的步骤。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。
技术介绍
半导体集成电路，尤其是使用MOS (Metal Oxide Semiconductor ；金属氧化物半导 体)晶体管的集成电路，有不断高集成化的趋势。随此高集成化，其中所用的MOS晶体管 的微细化已进化到纳米(nano)领域。MOS晶体管的微细化愈加进化，漏泄电流的抑制愈加 困难，为确保所需电流量，而有难于缩小电路占有面积的问题。为解决此问题，遂有对于衬 底将源极、栅极、漏极配置于垂直方向，由栅极包围柱状半导体层的构造的环绕栅极晶体管 (Surrounding Gate Transistor, SGT)的提案。(例如专利文献 1、2、3)。专利文献1 日本特开平2-71556号公报专利文献2 日本特开平2-188966号公报专利文献3 日本特开平3-145761号公报
技术实现思路
(专利技术所欲解决的问题)SGT因以包围柱状半导体的侧面的形状设置沟道区域(channel region)，故需将 大的栅极宽度实现在小的占有面积内。即需在小占有面积内流通大的导通电流。因为流通 大的导通电流，故当源极、漏极、栅极的电阻较高时，则难对源极、漏极、栅极施加所希本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包含以下步骤：在形成于衬底上的氧化膜上，形成平面状半导体层，并在平面状半导体层上形成柱状第１导电型半导体层的步骤；在柱状第１导电型半导体层下部的平面状半导体层，形成第２导电型半导体层的步骤；在柱状第１导电型半导体层周围形成栅极绝缘膜及栅极电极的步骤；在栅极的上部且在柱状第１导电型半导体层的上部的侧壁，将绝缘膜形成为侧壁状的步骤；在栅极侧壁将绝缘膜形成为侧壁状的步骤；在柱状第１导电型半导体层上部形成第２导电型半导体层的步骤；在形成于柱状第１导电型半导体层下部的平面状半导体层的第２导电型半导体层，形成金属与半导体的化合物的步骤；在形成于柱状第１导电型半导体层上...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：舛冈富士雄，新井绅太郎，中村广记，工藤智彦，
申请(专利权)人：日本优尼山帝斯电子株式会社，
类型：发明
国别省市：JP[日本]