半导体器件及其制造方法技术

本发明专利技术的半导体器件的制造方法含有下列步骤：于平面状半体层上形成柱状的第１导电型半导体层的步骤；于平面状半导体层形成第１个第２导电型半导体层的步骤；于第１导电型半导体层的周围形成栅极绝缘膜及由金属所构成的栅极电极的步骤；于栅极上部且第１导电型半导体层上部侧壁及栅极电极侧壁将绝缘膜形成为侧墙状的步骤；于第１导电型半导体层上部形成第２个第２导电型半导体层的步骤；于第１个及第２个第２导电型半导体层与栅极电极形成金属与半导体的化合物的步骤；及于第１个及第２个第２导电型半导体层上形成接触部的步骤。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。
技术介绍
在半导体集成电路中，尤其是使用MOS晶体管的集成电路正往高集成化发展。随 着高集成化，于其中所使用的MOS晶体管也日益微细化至纳米(nano)领域。当MOS晶 体管的微细化持续发展下去，便有难以抑制漏电流，且为了确保必要的电流量而难以将 电路的占有面积缩小的问题。为了解决上述的问题，已提出有一种环绕栅极式晶体管 (Surrounding Gate Transistor ；SGT)，其构造为相对于衬底将源极、栅极、及漏极配置于 垂直方向，且栅极包围柱状半导体层(参照例如专利文献1、专利文献2、专利文献3)。SGT是以包围柱状半导体的侧面的方式设置沟道(channel)区域，因而于较小占 有面积内实现较大的栅极宽度。即，寻求于较小的占有面积流通较大的导通(ON)电流。但 若源极、漏极、及栅极的电阻较高时，则变得难以将所希望的电压施加至源极、漏极、及栅极 以获得较大的电流流通。因此，需要一种含有将源极、漏极、及栅极加以低电阻化的设计的 SGT制造方法。此外，为了有较大的电流流通，需要将接触部(contact)加以低电阻化。在以往的MOS晶体管中，是沉积栅本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，含有下列步骤：于形成于衬底上的氧化膜上形成平面状半导体层，且于平面状半体层上形成柱状第１导电型半导体层的步骤；于柱状第１导电型半导体层下部的平面状半导体层形成第２导电型半导体层的步骤；于柱状第１导电型半导体层的周围形成栅极绝缘膜及由金属所构成的栅极电极的步骤；于栅极上部且柱状第１导电型半导体层上部侧壁将绝缘膜形成为侧墙状的步骤；于栅极侧壁将绝缘膜形成为侧墙状的步骤；于柱状第１导电型半导体层上部形成第２导电型半导体层的步骤；于形成于柱状第１导电型半导体层下部的平面状半导体层的第２导电型半导体层形成金属与半导体的化合物的步骤；于形成于柱状第１导电型半导体层上部...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：舛冈富士雄，工藤智彦，新井绅太郎，中村广记，
申请(专利权)人：日本优尼山帝斯电子株式会社，
类型：发明
国别省市：JP[日本]