用于MOS器件的金属栅极结构及其制作方法技术

本发明专利技术公开了一种用于ＭＯＳ器件的金属栅极结构及其制作方法，属于微电子技术中的ＭＯＳ器件技术领域。所述方法包括：在衬底上形成界面层；在界面层上形成高介电常数栅介质层；在高介电常数栅介质层上形成金属栅极材料层；对于界面层、高介电常数栅介质层和金属栅极材料层进行金属化后退火处理，以形成金属栅极结构。本发明专利技术通过对金属栅极结构进行金属化后退火处理，能够形成高质量、低缺陷金属栅极结构，并避免在退火过程中氧扩散到ＳｉＯ↓［２］／Ｓｉ界面与衬底硅反应形成ＳｉＯ↓［２］，从而使整个金属栅极结构的等效氧化层厚度保持较小，以满足ＭＯＳ器件的性能要求。

【技术实现步骤摘要】

本专利技术涉及微电子技术中的MOS (金属氧化物半导体)器件领域，且更具体地涉及一种 用于MOS器件的金属栅极结构及其制作方法。技术背景随着微电子技术的迅速发展，32/22纳米工艺集成电路关键核心技术的应用是集成电路 发展的必然趋势，也是国际各大半导体公司和研究组织竞相研发的重点。以"高介电常数( 高k)栅介质/金属栅"技术为核心的M0S器件栅工程技术是32/22纳米技术中最具代表性的关 键核心工艺，因而与之相关的材料、工艺及结构研发广泛进行。对于具有高k/金属栅结构的MOS器件， 一个很重要的参数是等效氧化层厚度( Equivalent Oxide Thickness, EOT)，足够小的EOT是保证MOS器件微型化和高性能的必要 条件。 一般情况下，高k栅介质层和硅衬底之间存在薄的Si02界面层(0. 5 l纳米)。为提 高此高k栅介质与硅衬底之间界面的质量，Si02界面层通常采用高温热氧化方法生长。另一 方面，为满足32/22纳米技术中M0S器件尺寸按比例縮小的要求，希望介电常数较低的Si02界 面层的厚度尽量小，以实现降低整个栅结构E0T的目的。在现有的高k/金属栅结构MOS器件的制造工艺中，用化学方法(原子层沉积或者金属氧 化物化学气相沉积)生长的高k薄膜层一般具有较多缺陷和电荷陷阱，因而高k薄膜层不够致 密。为使高k薄膜更加致密并同时减少缺陷和电荷陷阱， 一般需要在400 — 110(fC的温度下进 行一次PDA退火处理。不过，在此过程中，退火环境中的氧在高温下由于扩散作用会进入具 有高k/金属栅结构的MOS器件中，并且穿过栅介质层到达Si02/Si界面处与硅衬底反应生成 Si02，从而使Si02界面层变厚。这一问题将导致整个金属栅结构EOT的增大，并最终影响到 MOS器件的整体性能。
技术实现思路
为了形成低EOT的高质量金属栅极结构，以满足MOS器件的性能要求，本专利技术提供一种用 于MOS器件的金属栅极结构及其制作方法。根据本专利技术的一个方面，提供了一种用于金属氧化物半导体器件的金属栅极结构的制作 方法，该方法包括以下步骤步骤A:在衬底上形成界面层；步骤B:在所述界面层上形成高介电常数栅介质层；步骤C:在所述高介电常数栅介质层上形成金属栅极材料层；步骤D:对所述界面层、高介电常数栅介质层和金属栅极材料层进行金属化后退火处理 ，形成金属栅极结构。在一个实施例中，在所述金属化后退火处理中，退火温度为400 — 1100 °C，优选地为 800 — 1100 °C，更优选地为950 —1050 °C，例如为1000。C。在一个实施例中，在所述金属化后退火处理中，退火时间为1一60秒，优选地为5 — 40秒 ，更优选地为10 — 30秒，例如为30秒。在一个实施例中，在所述金属化后退火处理中，退火气氛为氮气氛、惰性气体气氛或氮 氢混合气氛。在一个实施例中，所述界面层的厚度为0.3 — 1.0nm，优选地为O. 3 — 0. 8nm，更优选地为 0. 3 — 0. 7nm，例如为O. 5nm或0. 7nm;禾口/或所述高介电常数栅介质层的厚度为2 — 10nm，优选地为2 — 5nm，更优选地为2 — 4nm，例 如为2. 5nm或3. Onm;禾口/或所述金属栅极材料层的厚度为l一100nm，优选地为5 — 70nm，更优选地为19一50nm，例 如为30nm。在一个实施例中，所述高介电常数栅介质层和/或所述金属栅极材料层为单层或多层的 结构。在一个实施例中，所述高介电常数栅介质层通过以下材料中的至少一种形成Hf02、 HfSiOx、 HfON、 HfSiON、 HfA10x、 A1203、 Zr02、 ZrSiOx、 Ta205、 La203、 Y203、 HfLaOx、 LaA10x、 LaSiOx、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀 土元素氮化物、SiNx、 SiON，以及上述各种材料的组合。在一个实施例中，所述金属栅极材料层通过以下材料中的至少一种形成TiN、 TaN、 MoN、腦、TaAlN、 TiAlN、 MoAlN、 HfAlN、 TaC、 HfC、 TaSiC、 HfSiC、 PtRu、 MoRu、 Pt、 Ru、 Ir、 W、 Mo、 Re、 RuOx、多晶硅、金属全硅化物，以及上述各种材料的组合。在一个实施例中，所述高介电常数栅介质层和/或所述金属栅极材料层采用真空物理溅 射沉积、金属有机化学气相沉积或原子层沉积形成。根据本专利技术的另一方面，提供一种通过上述方法制成的用于金属氧化物半导体器件的金 属栅极结构。根据本专利技术的又一方面，提供一种包括上述金属栅极结构的金属氧化物半导体器件。综上所述，通过本专利技术所提供的技术方案，通过对金属栅极结构进行PMA处理，能够形 成高质量、低缺陷的金属栅极结构，并避免在退火过程中氧扩散到Si02/Si界面与衬底硅反 应形成Si02，从而使整个金属栅极结构EOT保持较小，以满足MOS器件的性能要求。附图说明图1至图4是根据本专利技术实施例的金属栅极结构制作过程示意图；图5是根据本专利技术实施例的金属栅极结构的制作方法流程图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，以下结合具体实施例并参照附图对本发 明进一步详细说明。根据本专利技术提供的技术方案，在形成金属栅极结构的过程中，在形成Si02界面层和高k 栅介质层之后，不是以传统方式采用PDA (post d印osition annealing,沉积后退火)工艺 ，而是在沉积金属栅极材料层之后采用PMA (post metallization annealing,金属化后退 火)工艺，从而实现高质量、低缺陷的金属栅极结构，其中，避免了由于Si02界面层变厚所 致的整个金属栅极结构EOT增大的问题，因而可满足采用相应MOS器件的性能要求。参见图1一5，本专利技术的实施例提供了一种用于MOS器件的金属栅极结构的制作方法，包 括以下步骤步骤l:如图1所示，在下方已完成前期工艺处理的硅衬底上生长界面层，例如Si02界面 层。Si02界面层的厚度可为0.3 — 1.0nm，优选地为O. 3 — 0. 8nm，更优选地为O. 3 — 0. 7nm，例 如为O. 5nm。步骤2:如图2所示，在Si02界面层上沉积高k栅介质层，例如，通过LaA10x形成的高k栅 介质层。高k栅介质层的厚度可为2 — 10nm，优选地为2 — 5nm，更优选地为2 — 4nm，例如为 3nm。根据实际需要，高k栅介质层中可包括以下材料中的至少一种Hf02、 HfSi0x、 Hf0N、 HfSi0N、 HfA10x、 A1203、 Zr02、 ZrSi0x、 Ta205、 La203、 Y203、 HfLa0x、 LaA10x、 LaSi0x、上 述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、 SiNx、 Si0N，以及上述各种材料的组合。步骤3:如图3所示，在高k栅介质层上沉积金属栅极材料层，例如，通过TiN形成的金属 栅极材料层。金属栅极材料层的厚度可为l一100nm，优选地为5 — 70nm，更优选地为19一 50nm，例如为30nm。根据实际需要，金属栅极材料层中本文档来自技高网...

【技术保护点】
一种用于金属氧化物半导体器件的金属栅极结构的制作方法，其特征在于，该方法包括以下步骤：　步骤Ａ：在衬底上形成界面层；　步骤Ｂ：在所述界面层上形成高介电常数栅介质层；　步骤Ｃ：在所述高介电常数栅介质层上形成金属栅极材料层；　 　步骤Ｄ：对所述界面层、高介电常数栅介质层和金属栅极材料层进行金属化后退火处理，形成金属栅极结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：王文武，陈世杰，陈大鹏，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]