一种基于ＳＯＩ基底的反熔丝单元结构及制备工艺制造技术

本发明专利技术涉及一种基于ＳＯＩ基底的反熔丝单元结构及制备工艺，其包括体硅衬底及位于体硅衬底上的二氧化硅埋层；二氧化硅埋层上至少布置一个ＭＯＳＦＥＴ阱区及至少一个反熔丝下极板，ＭＯＳＦＥＴ阱区与反熔丝下极板利用二氧化硅间隔层相间隔；所述ＭＯＳＦＥＴ阱区及反熔丝下极板上均生长有第一二氧化硅层、第一氮化硅层及第二二氧化硅层，第一二氧化硅层、第一氮化硅层及第二二氧化硅层分别作为ＭＯＳＦＥＴ的栅介质与反熔丝的高阻介质；第二二氧化硅层上依次布置有多晶硅层及硅化物层；ＭＯＳＦＥＴ阱区上对应的多晶硅层与硅化物层作为ＭＯＳＦＥＴ的栅极，反熔丝下极板区对应的多晶硅层与硅化物层作为反熔丝的上极板；ＭＯＳＦＥＴ阱区上设置有ＭＯＳＦＥＴ的源极与漏极，其工艺简单，兼容性及抗辐射性能好。

【技术实现步骤摘要】

本专利技术涉及一种反熔丝单元结构及制备工艺，尤其是一种基于SOI基底的反熔丝单元结构及制备工艺。
技术介绍
反熔丝技术当今已有很广泛的应用，主要用于基于反熔丝的PROM、FPGA、PAL等电 路中，是一次编程存储器的最有效解决方法。反熔丝单元在未编程状态下具有高阻特征，典 型值大于109Q ，编程过后具有低阻特征，电阻值一般小于200Q ，更深层次的意义是基于反 熔丝的器件表现出非常好的抗辐射能力，使得在军事和太空领域得到了很好的应用。 反熔丝单元的基本结构是三明治结构。顶层和底层都为导电极板，可以是金属、高 掺杂多晶硅或高掺杂硅衬底。中间是一层绝缘介质层，可以是普通的SiOySiN，也可以是非 晶硅或Si02/SiN/Si02复合介质结构，不同的绝缘介质层其绝缘性能、击穿特性、击穿后的 电阻大小和可靠性都存在差异。编程的基本原理是，当反熔丝开始编程时，在两个导电极板 间加上偏压，介质层的能带发生弯曲，形成三角形的势垒，这相对减少了有效隧穿层厚度， 大量的隧穿载流子聚集在绝缘介质层的顶部和底部界面处，这种效应引起了电流快速并持 续地上升到击穿电流，形成介质的FN击穿。当反熔丝击穿后，由于有大电流产生了焦耳加 热效应，击穿产生的高温使得介质层熔通，产生了稳定的导电通路。 以体硅为基底的反熔丝电路，如反熔丝PROM、 FPGA等，虽然反熔丝存储单元具有 很强的抗辐射能力，但外围电路和常规电路相比并不具有抗辐射优势，因此反熔丝单元的 抗辐射优势并不能得到充分的体现。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种基于SOI基底的反熔丝单 元结构及制备工艺，其工艺简单，兼容性及抗辐射性能好。 按照本专利技术提供的技术方案，所述反熔丝结构，包括体硅衬底及位于体硅衬底上 的二氧化硅埋层；所述二氧化硅埋层上至少布置一个MOSFET阱区及至少一个反熔丝下极 板，所述MOSFET阱区与反熔丝下极板利用二氧化硅间隔层相间隔；所述MOSFET阱区及反 熔丝下极板上均生长有第一二氧化硅层，所述第一二氧化硅层上设置有第一氮化硅层，所 述第一氮化硅层上热氧化生长有第二二氧化硅层，所述第一二氧化硅层、第一氮化硅层及 第二二氧化硅层分别作为MOSFET的栅介质与反熔丝的高阻介质；所述第二二氧化硅层上 依次布置有多晶硅层及硅化物层；所述MOSFET阱区上对应的多晶硅层与硅化物层作为 MOSFET的栅极，所述反熔丝下极板区对应的多晶硅层与硅化物层作为反熔丝的上极板；所 述MOSFET阱区上设置有MOSFET的源极与漏极。 所述硅化物层为WSi或TiSi。所述二氧化硅埋层的厚度为50 3000nm。所述第一二氧化硅层的厚度为2 20nm。所述第一二氧化硅层上通过淀积或N2下退火形成氮化 硅层，所述氮化硅层的厚度为8 15nm。所述第二二氧化硅层的厚度为2 5nm。所述多晶硅层的厚度为150 350nm。所述硅化物层的厚度为50 200nm。 所述反熔丝工艺包括如下步骤 步骤一、在体硅衬底上依次布置二氧化硅埋层及硅膜，在硅膜上热氧化生长一层 20 40nm的第三二氧化硅层，在第三二氧化硅层上通过低压化学气相沉积一层100 200nm的第二氮化硅层； 步骤二、通过对第三二氧化硅层及第二氮化硅层上利用光刻和腐蚀工艺，形成相 间隔的第一有源区与场区； 步骤三、在场区处，通过热氧化，形成600 800nm的二氧化硅间隔层，所述二氧化 硅间隔层将第一有源区相隔离；通过湿法蚀刻，去除第一有源区上的第三二氧化硅层及第 二氮化硅层，形成孤立的第二有源区； 步骤四、在第二有源区上，分别通过MOSFET的阱区、反熔丝下极板区域的光刻及 离子注入，形成MOSFET阱区与反熔丝下极板区； 步骤五、在MOSFET阱区与反熔丝下极板区上均生长第一二氧化硅层，在第一二氧 化硅层的表面上布置氮化硅层，在氮化硅层的表面通过热氧化生长第二二氧化硅层； 步骤六、在第二二氧化硅层的表面通过低压化学气相沉积一层多晶硅层，在多晶 硅层上布置硅化物层； 步骤七、多晶硅层与硅化物层通过干法腐蚀，分别形成MOSFET的栅极及反熔丝的 下极板； 步骤八、通过离子注入的方式，在MOSFET阱区上分别形成MOSFET的源极及漏极。 在第二有源区上，通过光刻、注入能量为40 120Kev，密度为1013 1015个/cm2 的N型杂质离子的方式，在第二有源区上形成反熔丝下极板区；所述N型杂质离子为P或 As。 本专利技术的优点充分利用SOI工艺技术和反熔丝技术在抗辐射上的天然优势，一 种利用Si02/SiN/Si02的复合介质同时作为反熔丝单元的高阻介质层和MOSFET的栅介质， 简化了通常的反熔丝介质和MOSFET的栅介质分开制备的工艺制程，又增强了 MOSFET的抗 总剂量辐射能力。硅化物层复合栅结构以提高反熔丝在编程过程中的过电流能力。工艺简 单、和标准SOI CMOS工艺兼容性好，MOSFET和反熔丝结构紧凑、占用面积小、具有非常好的 抗总剂量辐射和抗单粒子能力。附图说明 图A-l A-7为本专利技术反熔丝和MOSFET结构具体工艺实施的剖面图，其中 图A-l为本专利技术完成有源区氧化和有源区SiN淀积的剖面示意图。 图A-2为本专利技术完成有源区腐蚀后的剖面示意图。 图A-3为本专利技术完成隔离场区氧化的剖面示意图。 图A-4为本专利技术完成MOSFET阱注入和反熔丝下极板注入的剖面示意图。 图A-5为本专利技术完成0N0反熔丝介质和MOSFET栅的剖面示意图。 图A-6为本专利技术完成反熔丝上极板和MOSFET栅淀积的剖面示意图。 图A-7为本专利技术完成反熔丝上极板和MOSFET栅腐蚀的剖面示意图。 图A-8为本专利技术完成MOSFET源漏后的剖面示意图。具体实施例方式下面结合具体附图和实施例对本专利技术作进一步说明。 图A-1 图A-8中图上标识数字说明100-体硅衬底，101-二氧化硅埋层，102-硅膜，103-第三二氧化硅层，104-第二氮化硅层，105-第一有源区，106-场区，107- 二氧化硅间隔层，108-第二有源区，109-M0SFET阱区，110-反熔丝下极板，111-第一二氧化硅层，112-第一氮化硅层，113-第二二氧化硅层，114-多晶硅层，115-硅化物层，116-M0SFET的栅极，117-反熔丝的上极板，118-M0SFET的源极，119-M0SFET的漏极。 如图A-8所示所述二氧化硅埋层101位于体硅衬底100上，所述二氧化硅埋层101上至少布置一个M0SFET阱区109及至少一个反熔丝下极板110，所述M0SFET阱区109与反熔丝下极板110利用二氧化硅间隔层107相间隔；所述M0SFET阱区109及反熔丝下极板110上均生长有第一二氧化硅层lll，所述第一二氧化硅层111上设置有第一氮化硅层112)，所述第一氮化硅层112上热氧化生长有第二二氧化硅层113，所述第一二氧化硅层111、第一氮化硅层112及第二二氧化硅层113分别作为M0SFET的栅介质与反熔丝的高阻介质；所述第二二氧化硅层113上依次布置有多晶硅层114及硅化物层115 ;所述M0SFET阱区109上对应的多晶硅层114与硅化物层115作为M0SFET的栅极116，所述反熔丝下极板110上本文档来自技高网...

【技术保护点】
一种反熔丝结构，包括体硅衬底（１００）及位于体硅衬底（１００）上的二氧化硅埋层（１０１），其特征是：所述二氧化硅埋层（１０１）上至少布置一个ＭＯＳＦＥＴ阱区（１０９）及至少一个反熔丝下极板（１１０），所述ＭＯＳＦＥＴ阱区（１０９）与反熔丝下极板（１１０）利用二氧化硅间隔层（１０７）相间隔；所述ＭＯＳＦＥＴ阱区（１０９）及反熔丝下极板（１１０）上均生长有第一二氧化硅层（１１１），所述第一二氧化硅层（１１１）上设置有第一氮化硅层（１１２），所述第一氮化硅层（１１２）上热氧化生长有第二二氧化硅层（１１３），所述第一二氧化硅层（１１１）、第一氮化硅层（１１２）及第二二氧化硅层（１１３）分别作为ＭＯＳＦＥＴ的栅介质与反熔丝的高阻介质；所述第二二氧化硅层（１１３）上依次布置有多晶硅层（１１４）及硅化物层（１１５）；所述ＭＯＳＦＥＴ阱区（１０９）上对应的多晶硅层（１１４）与硅化物层（１１５）作为ＭＯＳＦＥＴ的栅极（１１６），所述反熔丝下极板（１１０）上对应的多晶硅层（１１４）与硅化物层（１１５）作为反熔丝的上极板（１１７）；所述ＭＯＳＦＥＴ阱区（１０９）上设置有ＭＯＳＦＥＴ的源极（１１８）与漏极（１１９）。...

【技术特征摘要】

【专利技术属性】
技术研发人员：洪根深，肖志强，高向东，
申请(专利权)人：无锡中微晶园电子有限公司，
类型：发明
国别省市：32[中国|江苏]