高压半导体元件装置制造方法及图纸

本发明专利技术提供一种高压半导体元件装置，其包括一第一型掺杂半导体基底，及一第二型掺杂外延半导体于第一型掺杂半导体基底上。一第一型体掺杂区设置于第二型掺杂外延半导体中。一浓掺杂漏极区形成于第二型掺杂外延半导体中，且与第一型体掺杂区间隔以一隔离区和一沟道区。一第二型深浓掺杂区自该浓掺杂漏极区延伸至该第一型掺杂半导体基底。一对异型浓掺杂源极区设置于该第一型体掺杂区中以及一栅极设置于该沟道区上，其间隔以一栅极介电层，其中该高压半导体元件装置是以一第一型深浓掺杂区域隔离其他元件。该装置兼具垂直与水平双扩散晶体管的优点，通过二维和三维ＲｅｄｕｃｅＳｕｒｆａｃｅ　Ｆｉｅｌｄ结构，提升了崩溃电压，增进了晶体管耐压能力，达到了更佳的表面电场结果。

【技术实现步骤摘要】

本专利技术是有关于一种半导体装置，特别是有关于特别有关于一种PIN 二极管装置及其制造方法。
技术介绍
高压半导体元件技术适用于高电压与高功率的集成电路领域。传统高电压半导体元件主要用于高于或大抵18V的元件应用领域。高压元件技术的优 点为符合成本效益且易相容于其他工艺，已广泛应用于显示器驱动IC元件、 电源供应器、电力管理、通讯、车用电子或工业控制等领域。传统高功率元件基本上有垂直式(VDMOSFET)及水平式(LDMOSFET)，其中横向结构以双扩散金属氧化物半导体场效应晶体管为代表，纵向结构以 沟槽式栅极功率晶体管为代表。美国专利第US 6,194,761号所揭示一N-型沟道垂直扩散金属氧化物半导 体晶体管。在传统垂直式双扩散金属氧化物半导体场效应晶体管(VDMOSFET)元件中，其利用两P-型体掺杂区与外延层的空乏区边界往中间夹挤所产生的 结场效应晶体管(junction field effect transistor,简称JFET)效应来控制垂直导通电流大小。图1是显示传统拟垂直扩散金属氧化物半导体(pseudo-VDMOS)晶体管元 件的剖面示意图。于图1中，高压ps本文档来自技高网...

【技术保护点】
一种高压半导体元件装置，其特征在于，所述高压半导体元件装置包括：　一第一型掺杂半导体基底；　一第二型掺杂外延半导体于所述第一型掺杂半导体基底上；　一第一型体掺杂区于所述第二型掺杂外延半导体中；　一浓掺杂漏极区于所述第 二型掺杂外延半导体中，且与所述第一型体掺杂区间隔以一隔离区和一沟道区；　一第二型深浓掺杂区自所述浓掺杂漏极区延伸至所述第一型掺杂半导体基底；　一对异型浓掺杂源极区设置于所述第一型体掺杂区中；以及　一栅极设置于所述沟道区上， 其间隔以一栅极介电层；　其中所述高压半导体元件装置是以一第一型浓掺杂区域隔离其...

【技术特征摘要】
1.一种高压半导体元件装置，其特征在于，所述高压半导体元件装置包括一第一型掺杂半导体基底；一第二型掺杂外延半导体于所述第一型掺杂半导体基底上；一第一型体掺杂区于所述第二型掺杂外延半导体中；一浓掺杂漏极区于所述第二型掺杂外延半导体中，且与所述第一型体掺杂区间隔以一隔离区和一沟道区；一第二型深浓掺杂区自所述浓掺杂漏极区延伸至所述第一型掺杂半导体基底；一对异型浓掺杂源极区设置于所述第一型体掺杂区中；以及一栅极设置于所述沟道区上，其间隔以一栅极介电层；其中所述高压半导体元件装置是以一第一型浓掺杂区域隔离其他元件。2. 如权利要求1所述的高压半导体元件装置，其特征在于，所述高压半 导体元件装置还包括一第二型浓掺杂埋藏区设置于所述第一型掺杂半导体基 底与所述第二型掺杂外延半导体间。3. 如权利要求1所述的高压半导体元件装置，其特征在于，所述高压半 导体元件装置还包括一第一浮置第一型掺杂区设置于所述隔离区下方，位于 所述沟道区与所述浓掺杂漏极区。4. 如权利要求3所述的高压半导体元件...

【专利技术属性】
技术研发人员：蔡宏圣，林耿立，梁文嘉，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：71[中国|台湾]