半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法。本发明专利技术的技术思想旨在形成如下结构，即：叠层形成的氮化硅膜ＳＮ１、ＳＮ２以及ＳＮ３各自的膜厚不是一个定值，而是在保持合计的总膜厚不变的同时，按照从上层的氮化硅膜ＳＮ３到下层的氮化硅膜ＳＮ１的顺序使膜厚逐渐变薄。由此，在确保使变形硅技术实际有效的氮化硅膜ＳＮ１～ＳＮ３的拉伸应力的同时，特别是改善了最上层的氮化硅膜ＳＮ３的埋入特性。本发明专利技术的目的是提供一种即使在半导体器件日益实现小型化时，也能够提高半导体器件可靠性的技术。

【技术实现步骤摘要】

本专利技术涉及一种。特别是一种适用于小型化的半导体器件及其制造方法的有效技术。
技术介绍
日本特表2008-506262号公报(专利文献1)中记载了如下的半导体器件，所述半导体器件具有具有相互叠层形成的氮化物蚀刻终止层的多层氮化物叠层体，这些氮化物蚀刻终止层中的各个氮化物终止层通过膜形成工序来形成。形成多层氮化物叠层体的方法包括将衬底配置在单一晶片沉积空腔内，并在开始沉积前对衬底施加热冲击的步骤。第一氮化物蚀刻终止层沉积在衬底上，且第二氮化物蚀刻终止层沉积在第一氮化物蚀刻终止层上。此时，第一氮化物蚀刻终止层和第二氮化物蚀刻终止层的膜厚相等。 在国际公开第2002/043151号小册子(专利文献2)中记载了利用自对准用氮化硅膜，在n沟道型MISFET (金属绝缘半导体场效应晶体管)产生拉伸应力，并在p沟道型MISFET产生压縮应力的
技术实现思路
。而且，专利文献2中还公开了以下的例子，即在n沟道型MISFET中形成了产生拉伸应力的氮化硅膜，与在p沟道型MISFET中产生拉伸应力的氮化硅膜和产生压縮应力的氮化硅膜进行叠层。由此，在n沟道型MISFET中产生拉伸应力的同时，缓和在P沟道型MIS本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：工序ａ，在半导体衬底上形成多个金属绝缘半导体场效应晶体管的工序，所述多个金属绝缘半导体场效应晶体管包括彼此相邻的第一金属绝缘半导体场效应晶体管和第二金属绝缘半导体场效应晶体管；工序ｂ，在所述工序ａ后，在所述半导体衬底上形成多层绝缘膜的工序，所述半导体衬底具有所述第一金属绝缘半导体场效应晶体管的第一栅电极和所述第二金属绝缘半导体场效应晶体管的第二栅电极之间的第一区域；工序ｃ，在所述工序ｂ后，在所述多层绝缘膜上形成层间绝缘膜的工序；工序ｄ，在所述工序ｃ后，形成多个接触孔的工序，所述多个接触孔贯穿所述层间绝缘膜和所述多层绝缘膜而到达所述半导体衬底，且在所述第一区域内沿...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小出优树，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]