半导体器件的计数器制造技术

半导体器件的计数器。本发明专利技术涉及一种单元计数器块。根据本发明专利技术的一个方面，单元计数器块包括Ｄ触发器、第二ＭＵＸ和第一ＭＵＸ。触发器与时钟信号同步地输出第一和第二输出信号。第二ＭＵＸ响应于数据加载信号选择外部数据和Ｄ触发器的第二输出信号中的任意一个信号并输出所选择的信号。第一ＭＵＸ响应于计数器使能信号或数据加载信号将Ｄ触发器的第一输出信号和第二ＭＵＸ的输出信号中的任意一个信号传送为Ｄ触发器的输入信号。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件中使用的计数器，更具体地说，涉及一种 可以减小传播延迟的计数器。
技术介绍
半导体器件中使用的计数器大致可以分成两类。这两类计数器为采用 半加法器结构的计数器和采用简单翻转的波紋计数器(ripple counter )。 在波紋计数器的情况下，可以用最小的面积来设计计数器，但由于在每一 级段积累的延迟使计数器的传播延迟增加，并且由于增加的数据扭曲 (dataskew)会使计数器具有不稳定的值。同时，采用半加法器结构的计数器与波紋计数器相比具有增加的面 积，^数据扭曲方面却有较好的特性，因为数据输出与触发器的时钟同 步。然而，因为进位值能够传过所述半加法器结构，采用半加法器结构的 计数器具有进位传播延迟。这是釆用半加法器结构的计数器的显著缺点。为了緩解该问题，开发出了超前进位(CLA， carry look ahead)结 构。CLA结构是这样类型的加法器，其中，如果进位将要被产生或者通 过4位组传播，则它可以快速地被计算出。CLA结构用来减小传播时间 延迟。这种结构可以减小进位传播延迟，但该结构具有输出返回输入端的 输出端。因此，CLA结构在输出端的上升/下降时间方面有缺点。
技术实现思路
本专利技术涉及一种计数器，该计数器能够减小计数器的传播时间延迟并使数据扭曲最小。根据本专利技术一个方面的单元计数器块包括D触发器，根据时钟信号 输出第一和第二输出信号；第二多路复用器，响应于数据加载信号从外部 数据和D触发器的第二输出信号中选择一个信号并输出所选择的信号； 以及第一多路复用器，响应于计数器使能信号或数据加载信号将D触发 器的第一输出信号和第二多路复用器的输出信号中的一个信号传送为D 触发器的输入信号。根据本专利技术另一个方面的2位计数器包括第一单元计数器块，其包 括D触发器，响应于数据加栽信号从外部数据和D触发器的第二输出 信号中选择一个信号并输出所选择的信号的第二多路复用器，以及响应于 计数器使能信号或数据加载信号将D触发器的第一输出信号和笫二多路 复用器的输出信号中的一个信号传送为D触发器的输入信号的第一多路 复用器；以及第二单元计数器块，其包括D触发器，响应于数据加载信 号从外部数据和D触发器的第二输出信号中选择一个信号并输出所选择 的信号的第二多路复用器(MUX),以及响应于第一计数器块的第二多路 复用器的输出信号和计数器使能信号或数据加载信号将D触发器的第一 输出信号和第二多路复用器的输出信号中的一个信号传送为D触发器的 输入信号的第一多路复用器。根据本专利技术再一个方面的n位计数器，包括n个计数器块，分别包 括D触发器，响应于数据加载信号从外部数据和D触发器的第二输出 信号中选择一个信号并输出所选择的信号的第二多路复用器，以及响应于 计数器使能信号或数据加载信号将D触发器的第一输出信号和第二多路 复用器的输出信号中的一个信号传送为D触发器的输入信号的第一多路 复用器。这里，第m计数器块输出第m位信号，第m位信号在包括在第 一到第m - 1计数器块中的各第二多路复用器的全部输出信号为第一电平 并且计数器使能信号为第二电平期间被翻转。附图说明图1是示出根据本专利技术实施例的计数器电路的单元计数器块的电路图2是示出根据本专利技术实施例的具有随机输入功能的单元计数器块 的电路图；图3是示出根据本专利技术实施例的2位计数器的电路图4是示出根据本专利技术实施例的2位计数器工作时施加的名4t波形的 时序图5是示出根据本专利技术实施例的2位计数器工作时进位波形的可接受 工作容限(operating margin)的时序图6是示出根据本专利技术实施例的3位计数器的电路图7是示出根据本专利技术实施例的3位计数器工作时施加的各种波形的时序图8是示出根据本专利技术实施例的8位计数器的电路图。 具体实施例方式下面将参考附图说明根据本专利技术的具体实施例。然而，本专利技术不限于 公开的实施例，而可以以各种方式来实现。提供实施例来完成本专利技术的公 开并使本领域的普通技术人员能够理解本专利技术的范围。本专利技术由权利要求 书的范畴来限定。图1是示出根据本专利技术实施例的计数器电路的单元计数器块的电路 图。单元计数器块包括D触发器llO、选择器(或多路复用器(MUX)) 120和输出单元130。D触发器110才艮据时钟信号CLK在一个时钟周期期 间保持输入信号D，并输出延迟的信号。MUX 120响应于计数器使能信 号CNTEN选择D触发器的第一输出信号Q或第二输出信号/Q并将其传 送为D触发器110的输入信号D。输出单元130对第二输出信号/Q进行 反转并输出。D触发器110对输入信号D进行保持并将其作为第一输出信号Q进 行输出，并在时钟信号的每个上升沿或下降沿接受输入信号。就是说，如 果D触发器110基于上升沿进行工作，则当高电平输入信号D在第一上 升沿输入时，D触发器110连续地输出高电平(即，在第一上升沿施加的 输入信号D)作为第一输出信号Q，直到施加第二上升沿为止。如果D 触发器110基于下降沿进行工作，则当高电平输入信号D在第一下降沿 被施加时，D触发器110连续地输出高电平(即，在第一下降沿施加的输 入信号D)作为第一输出信号Q，直到施加第二下降沿为止。在一些实现 中，下降沿和上升沿都可以用来控制D触发器的输出。当计数器使能信号CNTEN处于低电平时，MUX 120采用第一输出 信号Q作为输入信号D，使得保持功能得以执行。笫一输出信号Q是与 输入信号D具有相同电平的信号。因此，尽管时钟信号CLK变了， D触 发器的第一输出信号(Q)值仍保持相同的电平。当计数器使能信号CNTEN为高电平时，MUX 120采用第二输出信 号/Q作为输入信号D，使得翻转功能得以执行(即，改变所保持的信号)。 第二输出信号/Q为输入信号D的反转信号。因此，当时钟信号CLK处 于上升沿(或下降沿)时，D触发器的第二输出信号(/Q)值被改变。此 外，由于笫二输出信号(/Q)值被输出单元130反转，所以，第一输出信 号Q作为最后的输出被输出。这里，最后的输出具有周期为时钟信号CLK 的周期的两倍的波形。如上所述，当施加高电平的计数器使能信号CNTEN时，单元计数器 块输出在时钟信号CLK的周期期间^L翻转一次的信号。这就产生了这样 的信号，该信号的周期为时钟信号CLK周期大小的两倍。当施加低电平 的计数器使能信号CNTEN时，单元计数器块保持并输出所保持的信号。图2是示出根据本专利技术实施例的具有随机输入功能的单元计数器块 的电路图。单元计数器块200包括D触发器210、第一MUX220、第二MUX230 和输出单元240。 D触发器210才艮据时钟信号CLK在一个时钟周期期间 保持输入信号D，并输出所保持的信号。第二MUX230响应于数据加载 信号LOAD从D触发器210的第二输出信号/Q和外部数据DATA中选择 并输出其中之一。第一 MUX 220响应于计数器使能信号CNTEN从D触 发器的第一输出信号Q和第二MUX 230的输出信号中选择一个信号并将 其传送为D触发器210的输入信号D。输出单元240对第二输出信号/Q 进行反转并将第二输出信号的反转信号(即，计数器块200的输出信号) 输出。单元计数器块200还包括MUX控制单元250，该单元根据计数器 使能信号CNT本文档来自技高网...

【技术保护点】
一种单元计数器块，包括：　Ｄ触发器，根据时钟信号输出第一和第二输出信号；　第二选择器，响应于数据加载信号从外部数据和所述Ｄ触发器的第二输出信号中选择一个信号并输出所选择的信号；以及　第一选择器，响应于计数器使能信号或所述数 据加载信号将所述Ｄ触发器的第一输出信号和所述第二选择器的输出信号中的一个信号传送为所述Ｄ触发器的输入信号。

【技术特征摘要】
KR 2008-5-13 10-2008-00441241.一种单元计数器块，包括D触发器，根据时钟信号输出第一和第二输出信号；第二选择器，响应于数据加载信号从外部数据和所述D触发器的第二输出信号中选择一个信号并输出所选择的信号；以及第一选择器，响应于计数器使能信号或所述数据加载信号将所述D触发器的第一输出信号和所述第二选择器的输出信号中的一个信号传送为所述D触发器的输入信号。2. 根据权利要求1所述的单元计数器块，其中，所述D触发器从输 入所述时钟信号的第 一上升沿的时刻到输入所述时钟信号的第二上升沿 的时刻将输入信号输出为所述第一输出信号，所述第一和第二选择器为多 路复用器。3. 根据权利要求1所述的单元计数器块，其中，当施加高电平的所 述计数器使能信号时，所述第一选择器将所述第二选择器的输出信号传送 为所述D触发器的输入信号，且当施加低电平的所述计数器使能信号时， 所述第一选择器将所述D触发器的第一输出信号传送为所述D触发器的 输入信号。4. 根据权利要求1所述的单元计数器块，其中，当输入高电平的数 据加载信号时，所述第二选择器将所述外部数据传送到所述第 一选择器， 且当输入低电平的数据加载信号时，所述第二选择器将所述D触发器的 第二输出信号传送到所述第 一选择器。5. 根据权利要求1所述的单元计数器块，其中，当输入高电平的数 据加栽信号时，所述第 一选择器将从所述第二选择器传送的所述外部数据 传送为所述D触发器的输入信号。6. 根据权利要求1所述的单元计数器块，其中，当输入高电平的所 述计数器使能信号时，所述单元计数器块输出以两倍于所述时钟信号周期 的周期进行翻转的所述第 一输出信号，且当输入低电平的所述计数器4吏能 信号时，所述单元计数器块输出保持在指定电平上的所述第一输出信号。7. 根据权利要求1所述的单元计数器块，还包括输出单元，用于对 所述D触发器的第二输出信号进行反转并输出反转过的输出。8. 根据权利要求1所述的单元计数器块，还包括选择器控制单元，所述选择器控制单元使用所述计数器使能信号和所述数据加栽信号的逻 辑和信号来控制所述第一选择器的操作。9. 一种2位计数器，包括第一单元计数器块，其包括D触发器，响应于数据加载信号从外部 数据和所述D触发器的第二输出信号中选择一个信号并输出所选择的信 号的第二选择器，以及响应于计数器使能信号或所述数据加载信号将所述 D触发器的第一输出信号和所述第二选择器的输出信号中的一个信号传 送为所述D触发器的输入信号的第一选择器；以及第二单元计数器块，其包括D触发器，响应于数据加载信号从外部 数据和所述D触发器的第二输出信号中选择一个信号并输出所选择的信 号的第二多路复用器，以及响应于所述第 一计数器块的所述第二选择器的 输出信号和计数器使能信号或所述数据加栽信号将所述D触发器的第一 输出信号和所述第二选择器的输出信号中的一个信号传送为所述D触发 器的输入信号的第一选择器。10. 根据权利要求9所述的2位计数器，其中包括在所述第一计数器块中的所述D触发器的第一输出信号被用作 第一位信号，以及包括在所述第二计数器块中的所述D触发器的第一输出信号被用作 第二位信号。11. 才艮据权利要求9所述的2位计数器，其中，所述第一和第二计数 器块的每一个还包括输出单元，所述输出单元对所述D触发器的第二输 出信号进行反转并将反转的信号输出。12. 才艮据权利要求9所述的2位计数器，其中包括在所述第一计数器块中的所述D触发器的第一输出信号是以两 倍于施加到所迷D触发器的时钟信号的周期的周期进行翻转的信号，以 及包括在所述第二计数器块中的所述D触发器的第一输出信号是以两 倍于包括在所述第一计...

【专利技术属性】
技术研发人员：林相吾，郑丙官，尹美善，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]