除频电路制造技术

本发明专利技术是一种除频电路，用以对Ｎ个输入时钟脉冲信号进行除频操作，以得到Ｎ个输出时钟脉冲信号，Ｎ为大于１的自然数。除频电路包括除频器与触发器（Ｆｌｉｐ－ｆｌｏｐ）。除频器根据Ｎ个输入时钟脉冲信号中的第一输入时钟脉冲信号对起始信号进行取样，以产生Ｎ个输出时钟脉冲信号中的第一输出时钟脉冲信号。起始信号与第一输出时钟脉冲信号的反相信号对应。触发器根据Ｎ个输入时钟脉冲信号中的第二输入时钟脉冲信号对第一输出时钟脉冲信号进行取样，以产生Ｎ个输出时钟脉冲信号中的第二输出时钟脉冲信号。

【技术实现步骤摘要】

本专利技术有关一种除频电路，且特别是有关一种用以根据一组均勻相位差的时钟脉 冲信号除频得到另一组均勻相位差的时钟脉冲信号的除频电路。
技术介绍
以目前的电路应用来说，有时在一些应用上需要多个输入时钟脉冲信号及其除频 时钟脉冲信号来进行电路控制。在现有技术中，是应用多个触发器(Flip-flop)分别响应 于这些输入时钟脉冲信号的正缘(Rising Edge)或负缘(Falling Edge)来对多个参考信 号进行取样，以产生对应至这些输入时钟脉冲信号的除频时钟脉冲信号，其中这些时钟脉 冲信号中任两相邻的时钟脉冲信号的相位差例如等于固定值，这些除频时钟脉冲信号中任 两相邻的时钟脉冲信号的相位差亦例如等于固定值。然而现有技术无法对各参考信号的起始电平进行有效的控制。这样一来，将导致 前述触发器根据输入时钟脉冲信号取样得到的除频时钟脉冲信号的相位发生错误。如此， 如何设计出可有效地避免除频得到的时钟脉冲信号发生相位错误的除频电路为业界不断 致力的方向之。
技术实现思路
本专利技术的目的是提供一种除频电路，其是以多级触发器(Flip-flop)相互串接的 结构来控制各级触发器的输入信号的电平。本文档来自技高网...

【技术保护点】
一种除频电路，用以对Ｎ个输入时钟脉冲信号进行除频操作，以得到Ｎ个输出时钟脉冲信号，Ｎ为大于１的自然数，该除频电路包括：一除频器，根据该Ｎ个输入时钟脉冲信号中的一第一输入时钟脉冲信号对一起始信号进行取样，以产生该Ｎ个输出时钟脉冲信号中的一第一输出时钟脉冲信号，该起始信号与该第一输出时钟脉冲信号的反相信号对应；以及一第一触发器，根据该Ｎ个输入时钟脉冲信号中的一第二输入时钟脉冲信号对该第一输出时钟脉冲信号进行取样，以产生该Ｎ个输出时钟脉冲信号中的一第二输出时钟脉冲信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：萧乔蔚，林仲威，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]