静态随机存储器上拉晶体管阈值电压调整方法技术

本发明专利技术揭露了一种静态随机存储器（ＳＲＡＭ）上拉晶体管阈值电压调整方法，利用与上拉晶体管共用栅极的下拉晶体管的离子注入来调整上拉晶体管的阈值电压，从而省略了专门针对ＳＲＡＭ上拉晶体管的阈值调整注入步骤，简化了工艺，降低了成本。该方法于下拉晶体管的栅极刻蚀前注入或栅极刻蚀后所进行的后续离子注入前，设定相应离子注入区的边缘与所述上拉晶体管有源区的距离，其中该边缘位于所述上拉晶体管有源区与下拉晶体管有源区之间；利用光掩膜为所述下拉晶体管定义具有上述边缘的离子注入区。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，特別是涉及一种静态随机存储器(SRAM) 的上拉晶体管阈值电压调整方法。
技术介绍
离子注入是现代集成电路制造过程中非常重要的技术。随着集成电路集成 度的增加，其集成的晶体管等元件日趋缩小，导致了短沟道效应等问题的出现， 而影响了元件性能，为了改善其性能，离子注入的工艺流程与控制方法变得日 趋精细，而导致制造成本相对提高。为此，如何简化复杂的工艺流程，并保持 或提高元件的性能是半导体领域的重要课题。例如，为了改进元件性能，而于晶体管制造过程中增加阈值电压调整注入 步骤，而离子注入需在光掩膜的辅助下完成，相应的增加了光掩膜的形成与去 除步骤，从而导致了制造成本的增加等问题的出现。而半导体器件中往往集成有多个晶体管，例如，静态随机存储器(SRAM)。 其具有多个存储单元，每个存储单元由不同类型的晶体管构成，如N沟道金 属氧化物半导体(NMOS)晶体管与P沟道金属氧化物半导体(PMOS)晶体管。 由于其沟道类型不同，在各自的阈值电压调整注入时，需要各自的光掩膜进行 辅助。如此，相应的光掩膜形成与去除步骤^^为SRAM的制造带来了更多的成 本。可见，在集成电路制造过程中如何减少离子注入步骤，从而减少光掩膜的 形成与去除步骤实为其领域技术人员的重要课题。
技术实现思路
本专利技术所要解决的技术问题是减少静态随机存储器(SRAM)制造过程中阈 值电压调整注入的步骤，从而减少光掩膜的形成与去除步骤，以实现SRAM制造工艺的简化与成本的节约。为解决以上技术问题，本专利技术提供一种静态随机存储器上拉晶体管阈值电压调整方法，包括(l)提供半导体衬底；(2)于半导体衬底中形成共用栅 极的上拉晶体管与下拉晶体管的有源区；(3)于半导体衬底上形成栅极层；(4) 对所述下拉晶体管进行栅极刻蚀前注入；(5)刻蚀上述栅极层，以形成所述上 拉晶体管与下拉晶体管的共用栅极；(6)对所述下拉晶体管进行后续离子注入， 以形成下拉晶体管的源漏区，其中，在进行步骤(4)或(6)中的离子注入前， 包括设定相应离子注入区的边缘与所述上拉晶体管有源区的距离，其中该边 缘位于所述上拉晶体管有源区与下拉晶体管有源区之间；利用光掩膜为所述下 拉晶体管定义具有上述边缘的离子注入区。可选的，上述步骤(4)与(6)中的注入离子为N型离子。 可选的，上述后续离子注入包括阈值电压调整注入、晕注入、轻掺杂漏注 入或源漏注入。可选的，通过改变上述离子注入区的边缘与所述上拉晶体管有源区的距离 来实现不同程度的上拉晶体管阈值电压调整。可选的，通过减少上述离子注入区的边缘与所述上拉晶体管有源区的距离 来提高所述上拉晶体管的阈值电压。可选的，通过增加上述离子注入区的边缘与所述上拉晶体管有源区的距离 来降低所述上拉晶体管的阈值电压。综上所述，利用与上拉晶体管共用栅极的下拉晶体管的离子注入来调整上 拉晶体管的阈值电压，从而无需专门针对SRAM上拉晶体管进行阈值调整注入， 进而减少了光掩膜的形成与去除过程，简化了工艺，降低了成本。附图说明图1为本专利技术一实施例所给出的典型的六晶体管静态随机存储器 (6T-SRAM)单元的结构俯视图2与图3为本专利技术一实施例所提出的SRAM上拉晶体管阈值电压调整方 法流程图4至图8为本专利技术一实施例所给出的于SRAM制造过程中实现上拉晶体管阈值电压调整的过程示意图。 具体实施例方式为使本专利技术的目的、特征更明显易懂，下面结合附图对本专利技术的具体实施 方式作进一步的说明。在
技术介绍
中已经提及，静态随机存储器(SRAM)往往具有多个存储单元， 且每个存储单元由不同类型的晶体管构成。在此给出典型的六晶体管静态随机 存储器(6T-SRAM)单元的构成情况(如图1所示)，以便于理解本专利技术。请参考图1，该6T-SRAM单元包括四个有源区11、 21、 31和41以及四个 栅极12、 22、 32和42,其形成六个金属氧化物半导体(MOS)晶体管10、 20、 30、 40、 50和60，且每个晶体管上均设有金属触点CA以连接其它元件。其中， MOS晶体管10与20为传送门晶体管(PG); MOS晶体管30与40为下拉晶体 管(PD); MOS晶体管50与60为上拉晶体管(PU)。下拉晶体管40和上拉 晶体管50共用栅极22，且下拉晶体管30和上拉晶体管60共用栅极32。通常， 传送门晶体管10和20、下拉晶体管30和40为N沟道金属氧化物半导体(NMOS ) 晶体管；而上拉晶体管50与60为P沟道金属氧化物半导体(PMOS )晶体管。在现有技术中，为了获得更好的器件性能，往往需对下拉晶体管和上拉晶 体管进行阈值电压调整(Vt)注入，而在对下拉晶体管进行Vt注入时，需利用 光掩膜遮住上拉晶体管所在区域，完成注入后，去除光'掩膜；而后形成新的光 掩膜来遮住下拉晶体管所在的区域，完成对上拉晶体管的Vt注入后，去除光掩 膜。如此，便需要两次光掩膜的形成与去除过程。本实施例充分考虑到下拉晶 体管和上拉晶体管的结构特征，即其具有共用的栅极，从而在对下拉晶体管或 上拉晶体管进行栅极刻蚀前注入(pre - gate doping )或后续的阈值电压调整(Vt) 注入、晕(halo)注入、轻掺杂漏(LDD)注入、源漏(S/D)注入等时，将会 产生注入离子的后续扩散的情况。由于下拉晶体管和上拉晶体管的沟道类型完 全相反，注入离子的后续扩散将在彼此的栅极中产生耗尽情况，如此便可影响 下拉晶体管或上拉晶体管的阈值电压。故，充分利用离子的后续扩散将可以实 现阈值电压的调整。另夕卜，在对下拉晶体管或上拉晶体管进行栅极刻蚀前注入或后续的Vt注入、暈注入、LDD注入、S/D注入时，下拉晶体管(NMOS)所需的注入离子为N 型离子，上拉晶体管(PMOS)所需的注入离子为P型离子；且下拉晶体管的注 入离子剂量与能量往往大于上拉晶体管。于是，在这种现有工艺注入条件下作 进一步的研究发现，P型注入离子的后续扩散对于下拉晶体管的阈值电压的影响 可以忽略不计，而N型注入离子对上拉晶体管阈值电压的影响程度与注入区域 至上拉晶体管有源区的距离有关，即改变注入区域与上拉晶体管有源区的距离， 将可以调整上拉晶体管的阔值电压。故本实施例利用下拉晶体管的N型离子注 入来调整上拉晶体管的阔值电压，从而无需专门针对上拉晶体管进行阈值调整 注入，减少了光掩膜的形成与去除过程。以下将以下拉晶体管40和上拉晶体管50为例，详述如何利用下拉晶体管 的N型离子注入来调整上拉晶体管的阈值电压。通常，在进行离子注入前，要 利用光掩膜定义离子注入区，同时要设定好离子注入的能量与剂量。而在此能 量与剂量确定后，离子的扩散能力也就得以确定，故此时影响扩散入上拉晶体 管50栅极的离子数量的主要因素便是离子注入区距离上拉晶体管50的距离。 从而，根据上拉晶体管50的阈值电压大小合理设定下拉晶体管40的N型离子 注入区距离上拉晶体管50的距离，便可以有效调整上拉晶体管50的阈值电压。基于以上分析，本实施例给出了一种SRAM上拉晶体管阈值电压调整方法， 即利用与上拉晶体管共用栅极的下拉晶体管的N型离子注入来调整上拉晶体管 的阈值电压，而下拉晶体管的N型离子注入往往包括4册极刻蚀前注入、Vt注入、 暈注入、LDD注入或S/D注入等本文档来自技高网...

【技术保护点】
一种静态随机存储器上拉晶体管阈值电压调整方法，包括：　（１）提供半导体衬底；　（２）于半导体衬底中形成共用栅极的上拉晶体管与下拉晶体管的有源区；　（３）于半导体衬底上形成栅极层；　（４）对所述下拉晶体管进行栅极刻蚀前 注入；　（５）刻蚀上述栅极层，以形成所述上拉晶体管与下拉晶体管的共用栅极；　（６）对所述下拉晶体管进行后续离子注入，其特征是，在进行步骤（４）或（６）中的离子注入前，包括：　设定相应离子注入区的边缘与所述上拉晶体管有源区的 距离，其中该边缘位于所述上拉晶体管有源区与下拉晶体管有源区之间；　利用光掩膜为所述下拉晶体管定义具有上述边缘的离子注入区。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘兵武，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[]