The invention discloses a silicon coated with double super shallow isolation insulation structure of transistor and its making method, firstly providing a silicon coated insulating substrate, comprising a layer of silicon layer, then forming the first and second ultra shallow trench structure in the silicon layer, and then forming a first type doped region as collector and, the silicon layer between two super shallow trench structure formed in a base as the type second light doped region. Then a second type doped region is formed in the silicon layer, the first and the second type doped regions are not only with the first and the second super shallow trench structure adjacent and adjacent second type lightly doped region, finally on the surface of type second light doped region is formed of a first type emitter structure. The present invention can reduce the internal resistance of the base connected wire connected with the base so as to improve the current driving force of the whole device.
【技术实现步骤摘要】
本专利技术涉及一种晶体管的制作方法，特别是关于一种具有双超浅隔离结构的硅覆绝缘晶体管及其制作方法。
技术介绍
—般金属氧化物半导体(M0S)器件由于低耗电以及高集成度的特性，使其已经被 广泛地应用于集成电路(IC)设计以及制作上，然而MOS器件与双极结晶体管(BJT)器件比 较，其耐压、操作速度、电流驱动力皆比BJT器件逊色。故而在一些讲求高速度、高耐压、大 电流驱动以及模拟电路的IC应用场合，仍大都配合采用BJT器件，例如功率晶体管IC，电力 电子开关IC器件等。 习知的制作在硅覆绝缘(SOI)基板上的NPN的BJT器件结构俯视图与结构剖视 图，分别如图1与图2所示。此SOI基板10包含一片硅基板12、一层绝缘层14与一层硅 层16，硅层16周围形成有浅沟道(STI)结构18，上述的硅层16位于SOI基板10的最上 方，在此硅层16中分别形成有一个作为集电极的N型掺杂区20、一个作为基极的P型轻掺 杂区22与一个作为基极连接导线的P型掺杂区24，此P型轻掺杂区22位于N型掺杂区20 与P型掺杂区24之间，另在P型轻掺杂区22的表面则设有一个重掺杂的P型多晶硅...
【技术保护点】
一种具有双超浅隔离结构的硅覆绝缘晶体管，其特征在于，包含： 一片硅覆绝缘基板，其包含一层硅层，所述硅层周围形成有隔离结构； 第一型掺杂区，其位于所述硅层中，作为集电极； 第二型掺杂区，其位于所述硅层中，且与所述第一型掺杂区邻接； 第一超浅隔离结构，其位于所述硅层中，并与所述第一型掺杂区邻接； 第二超浅隔离结构，其位于所述硅层中，并与所述第二型掺杂区邻接； 第二型轻掺杂区，其位于所述第一、第二超浅隔离结构之间，且与所述第一、第二型掺杂区邻接，以作为基极；以及 第一型发射极结构，其位于所述硅覆绝缘基板上，且位于所述第二型轻掺杂区的表面。
【技术特征摘要】
【专利技术属性】
技术研发人员：彭树根，高明辉，周建华，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。