移位寄存器及其栅极驱动装置制造方法及图纸

本发明专利技术涉及一种移位寄存器及其栅极驱动装置。移位寄存器包括直接沉积在阵列基板上的六个薄膜晶体管，其中第一薄膜晶体管的栅极与源极之间设置电容，其漏极与第一时钟信号输出端连接；第二薄膜晶体管的栅极与第三薄膜晶体管的栅极连接；第四薄膜晶体管的栅极与其漏极连接，其漏极与移位起始信号输出端或上一级输出端连接，其源极与第一薄膜晶体管的栅极连接；第五薄膜晶体管的栅极与第一时钟信号输出端连接；第六薄膜晶体管的栅极与第二时钟信号输出端连接。本发明专利技术保持了本级输出端的无效状态，栅线不会出现漂浮，也不会受到与栅线相连的其它噪声电压的影响，移位寄存器可靠地保持无效状态，不会导致错误操作。

Shift register and grid drive device thereof

The invention relates to a shift register and a grid drive device thereof. The shift register comprises six thin film transistors directly deposited on the array substrate, wherein the first thin film transistor capacitor is arranged between the gate and the source, the drain and the first clock signal output port; the gate gate and the third thin film transistor second thin film transistors connected; grid of the fourth thin film transistor and the drain is connected to the drain. Connected with the pole shift start signal output terminal or the level of the output gate, the source and the first thin film transistor is connected; the fifth thin film transistor gate and a first clock signal output port; the sixth thin film transistor gate and the second clock signal output terminal. The present invention has an invalid state level output, the gate line does not appear to float, will not be affected by other noise voltage is connected with the gate line, the shift register reliably remain inactive, will not lead to the wrong operation.

【技术实现步骤摘要】

本专利技术涉及一种移位寄存器及其栅极驱动装置，特别是一种液晶显示器 的移位寄存器及其栅极驱动装置。
技术介绍
薄膜晶体管液晶显示器(TFT-LCD)具有重量轻、厚度薄和耗电小等特点， 广泛应用于手机、显示器、电视机等装置中。为了显示图像，TFT-LCD用mxn点排列的逐行扫描矩阵显示。TFT-LCD 驱动器主要包括栅极驱动器和数据驱动器，数据驱动器将输入的显示数据及 时钟信号定时顺序锁存，转换成模拟信号后输入到液晶面板的数据线，栅极 驱动器将输入的时钟信号通过移位寄存器转换，切换成开启/关断电压，顺 次施加到液晶面板的栅线上。在有源矩阵薄膜晶体管液晶显示器(雄 TFT-LCD)中，栅极驱动器中的移位寄存器用于产生扫描栅线的扫描信号，数 据驱动器中的移位寄存器用于选择数据线模块。在现有技术移位寄存器中，移位寄存器由数级(stage)连接构成，第 一级中起始信号接于输入端，根据各级的输出信号，按顺序选择数个栅线。 移位寄存器工作中，要求其各级在有效Unable)状态以外的其它全部时间 均保持无效(di sab 1 e )状态，但现有技术移位寄存器使栅线漂浮(floating), 同时受噪声电压影响，移位寄存器的各级不能保持无效状态，导致错误操 作。图4为现有技术移位寄存器的结构示意图，包括四个薄膜晶体管，其中 第一薄膜晶体管M1的漏极连接时钟信号输出端CKV,栅极与源极之间设置电 容Cb，源极与第二薄膜晶体管M2的漏极连接，且与本级输出端OUTn连接； 第二薄膜晶体管M2的源极与电源负端VSS连接，栅极与第三薄膜晶体管M3的栅极连接，且与下一级输出端0UTn+l连接；第三薄膜晶体管M3的源极与 电源负端VSS连接，漏极分别与第一薄膜晶体管Ml的栅极和第四薄膜晶体管 M4的源极连接；第四薄膜晶体管M4的漏极与其栅极连接，且与上一级输出 端0UTn-l连接。如图4所示，在第一薄膜晶体管Ml和第二薄膜晶体管M2 为关闭的无效状态时，栅线会出现漂浮，因此，受到与栅线相连的其它噪声 电压的影响，移位寄存器不能保持无效状态，并导致错误操作。现有技术为了保持移位寄存器各级的无效状态防止错误操作， 一般采用 增加额外供电电路的方法，但该方法直接导致成本上升。
技术实现思路
本专利技术的目的是提供一种移位寄存器及其栅极驱动装置，有效克服现有 移位寄存器栅极漂浮导致错误操作等技术缺陷。为了实现上述目的，本专利技术提供了一种移位寄存器，包括直接沉积在 阵列基板上的六个薄膜晶体管，其中六个薄膜晶体管分别为第一薄膜晶体管，其栅极与源极之间设置电容，其漏极与第一时钟信号 输出端连接，其源极与本级输出端连接；第二薄膜晶体管，其栅极与下一级输出端连接，其漏极与本级输出端连 接，其源极与电源负端连接；第三薄膜晶体管，其栅极分别与第二薄膜晶体管的栅极和下一级输出端 连接，其漏极与第一薄膜晶体管的栅极连接，其源极与电源负端连接；第四薄膜晶体管，其栅极与其漏极连接，其漏极与移位起始信号输出端或上一级输出端连接，其源极分别与第一薄膜晶体管的栅极和第三薄膜晶体 管的漏极连接；第五薄膜晶体管，其栅极与第一时钟信号输出端连接，其漏极分别与第 四薄膜晶体管的栅极和漏极连接，其源极与本级输出端连接；第六薄膜晶体管，其栅极与第二时钟信号输出端连接，其漏极与第五薄膜晶体管的源极和本级输出端连接，其源极与电源负端vss连接。为了实现上述目的，本专利技术还提供了一种栅极驱动装置，包括移位起 始信号输出端和五个移位寄存器，其中五个移位寄存器分别与电源负端、第 一时钟信号输出端和第二时钟信号输出端连接，并且所述五个移位寄存器中，第一移位寄存器与移位起始信号输出端连接，具有第一输出端；第二移位寄 存器与第 一移位寄存器的第 一输出端连接，其第二输出端与所述第 一移位寄 存器连接；第三移位寄存器与第二移位寄存器的第二输出端连接，其第三输 出端与所述第二移位寄存器连接；第四移位寄存器与第三移位寄存器的第三 输出端连接，其第四输出端与所述第三移位寄存器连接；第五移位寄存器与 第四移位寄存器的第四输出端连接，具有第五输出端。本专利技术提出了 一种直接沉积在阵列基板上的移位寄存器和栅极驱动装 置，通过第一时钟信号输出端和第二时钟信号输出端依次输出的高电平有效 保持了本级输出端的无效状态，栅线不会出现漂浮，也不会受到与栅线相连 的其它噪声电压的影响，移位寄存器可靠地保持无效状态，不会导致错误 操作。与现有技术为了防止错误操作采用增加额外供电电路的技术方案相比， 本专利技术不需增加额外供电电路，具有成本低等特点。下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。附图说明图la为本专利技术移位寄存器一种结构的等效电路图； 图lb为本专利技术移位寄存器另一种结构的等效电路图； 图2为本专利技术移位寄存器的工作时序图； 图3为本专利技术4册才及驱动装置的结构示意图； 图4为现有技术移位寄存器的结构示意图。具体实施方式图la为本专利技术移位寄存器一种结构的等效电路图，图lb为本专利技术移位 寄存器另一种结构的等效电路图。如图la、图lb所示，本专利技术移位寄存器 的主体结构包括六个薄膜晶体管和相应的输入输出端，六个薄膜晶体管分别 为第一薄膜晶体管Tl、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜 晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6,输入输出端分别为本 级输出端0UTn、上一级输出端OUTn-l、下一级输出端0UTn+l、第一时钟信 号输出端CKV1、第二时钟信号输出端CKV2、移位起始信号输出端STV和电源 负端VSS。具体地，第一薄膜晶体管Tl的栅极与源极之间设置电容Cb，其漏极与第 一时钟信号输出端CKV1连接，其源极与本级输出端OUTn连接；第二薄膜晶 体管T2的栅极与第三薄膜晶体管T3的栅极连接，并连接下一级输出端 0UTn+l，其漏极与第一薄膜晶体管T1的源极连接，并连接本级输出端OUTn, 其源极与电源负端VSS连接；第三薄膜晶体管T3的栅极与第二薄膜晶体管 T2的栅极连接，并连接下一级输出端OUTn+l，其漏极分别与第一薄膜晶体管 Tl的栅极和第四薄膜晶体管T4的源极连接，其源极与电源负端VSS连接； 第四薄膜晶体管T4的栅极与其漏极连接，其漏极分别与第五薄膜晶体管T5 的漏极连接，并连接移位起始信号输出端STV或上一级输出端OUTn-l,其源 极分别与第一薄膜晶体管Tl的栅极和第三薄膜晶体管T3的漏极连接；第五 薄膜晶体管T5的栅极与第一时钟信号输出端CKV1连接，其漏极分别与第四 薄膜晶体管T4的栅极和漏极连接，其源极与第六薄膜晶体管T6的漏极连接， 并连接本级输出端OUTn;第六薄膜晶体管T6的栅极与第二时钟信号输出端 CKV2连接，其漏极与第五薄膜晶体管T5的源极连接，并连接本级输出端0UTn， 其源极与电源负端VSS连接。由于本专利技术上述薄膜晶体管直接沉积在阵列基 板上，因此上述源极和漏极是相对的，实际使用中可以将相应的源极设置成 漏极，将相应的漏极设置成源极。图2为本专利技术移位寄存器的工作时序图。如图la和图2所示，对于位于第一个位置的移位寄存器，首先第一时钟信号输出端CKV1输出高电平(第二 时钟信号输出端CKV2为低电平)，由于第五薄膜晶体管T5的4册极与第一时 钟信号输出端本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括直接沉积在阵列基板上的六个薄膜晶体管，其中六个薄膜晶体管分别为：　第一薄膜晶体管，其栅极与源极之间设置电容，其漏极与第一时钟信号输出端连接，其源极与本级输出端连接；　第二薄膜晶体管，其栅极与下一级 输出端连接，其漏极与本级输出端连接，其源极与电源负端连接；　第三薄膜晶体管，其栅极分别与第二薄膜晶体管的栅极和下一级输出端连接，其漏极与第一薄膜晶体管的栅极连接，其源极与电源负端连接；　第四薄膜晶体管，其栅极与其漏极连接，其漏极 与移位起始信号输出端或上一级输出端连接，其源极分别与第一薄膜晶体管的栅极和第三薄膜晶体管的漏极连接；　第五薄膜晶体管，其栅极与第一时钟信号输出端连接，其漏极分别与第四薄膜晶体管的栅极和漏极连接，其源极与本级输出端连接；　第六薄膜 晶体管，其栅极与第二时钟信号输出端连接，其漏极与第五薄膜晶体管的源极和本级输出端连接，其源极与电源负端ＶＳＳ连接。

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括直接沉积在阵列基板上的六个薄膜晶体管，其中六个薄膜晶体管分别为第一薄膜晶体管，其栅极与源极之间设置电容，其漏极与第一时钟信号输出端连接，其源极与本级输出端连接；第二薄膜晶体管，其栅极与下一级输出端连接，其漏极与本级输出端连接，其源极与电源负端连接；第三薄膜晶体管，其栅极分别与第二薄膜晶体管的栅极和下一级输出端连接，其漏极与第一薄膜晶体管的栅极连接，其源极与电源负端连接；第四薄膜晶体管，其栅极与其漏极连接，其漏极与移位起始信号输出端或上一级输出端连接，其源极分别与第一薄膜晶体管的栅极和第三薄膜晶体管的漏极连接；第五薄膜晶体管，其栅极与第一时钟信号输出端连接，其漏极分别与第四薄膜晶体管的栅极和漏极连接，其源极与本级输出端连接；第六薄膜晶体管，其栅极与第二...

【专利技术属性】
技术研发人员：韩承佑，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：11[中国|北京]