移位寄存器电路制造技术

一种移位寄存器电路包含多级移位寄存器以提供多个栅极信号，每一级移位寄存器包含上拉单元、上拉控制单元、输入单元、第一下拉单元、第二下拉单元以及下拉控制单元。上拉控制单元根据驱动控制电压与第一时钟以产生第一控制信号。上拉单元根据第一控制信号以上拉相对应的栅极信号。输入单元根据反相于第一时钟的第二时钟将前级移位寄存器的栅极信号输入为驱动控制电压。下拉控制单元根据驱动控制电压以产生第二控制信号。第一下拉单元根据第二控制信号以下拉相对应的栅极信号。第二下拉单元根据该第二控制信号以下拉第一控制信号。

【技术实现步骤摘要】

本专利技术是有关于一种移位寄存器电路，尤指一种适用于低画面更新率的液晶显示装置的移位寄存器电路。
技术介绍
液晶显示装置(Liquid Crystal Display ;LCD)是目前广泛使用的一种平面显示 器系统，具有外型轻薄、省电以及低辐射等优点。液晶显示装置的工作原理是调制液晶层两 端电压差控制液晶分子的排列状态，用以操作液晶层的透光性，再配合背光模块所提供的 光源以显示图像。 一般而言，液晶显示装置包含有多个像素单元、移位寄存器电路以及源极 驱动器。源极驱动器用来提供多个数据信号至多个像素单元。移位寄存器电路包含多级移 位寄存器，用来产生多个栅极信号馈入多个像素单元以控制多个数据信号的写入运作。因 此，移位寄存器电路即为控制数据信号写入操作的关键性元件。 图1为已知移位寄存器电路的示意图。如图1所示，移位寄存器电路100包含多 级移位寄存器，为方便说明，只显示第(N-l)级移位寄存器111、第N级移位寄存器112以及 第(N+l)级移位寄存器113。每一级移位寄存器用来根据第一时钟CKl与反相于第一时钟 CKl的第二时钟CK2以产生对应栅极信号馈入至对应栅极线，譬如第(N-l)级移位寄存器 111用来产生栅极信号SGn-1馈入至栅极线GLn-l，第N级移位寄存器112用来产生栅极信 号SGn馈入至栅极线GLn，第(N+l)级移位寄存器113用来产生栅极信号SGn+1馈入至栅极 线GLn+l。第N级移位寄存器112包含上拉单元120、输入单元130、储能单元125、放电单 元140、下拉单元150以及控制单元160。上拉单元120用来根据驱动控制电压VQn以上拉 栅极信号SGn。放电单元140与下拉单元150用来根据控制单元160所产生的下拉控制信 号Sdn以分别下拉驱动控制电压VQn与栅极信号SGn。 在移位寄存器电路100的运作中，当驱动控制电压VQn持续低电平电压时，虽然栅 极信号SGn应保持在低电平电压，但由于第一时钟CK1的升缘与降缘可经由上拉单元120 的元件电容耦合作用而影响驱动控制电压VQn与栅极信号SGn，而被影响的驱动控制电压 VQn会导致上拉单元120的不正常运作，导致栅极信号SGn的电压电平发生漂移现象，因而 降低图像显示质量。
技术实现思路
依据本专利技术的实施例，其揭露一种移位寄存器电路，用以提供多个栅极信号至多 条栅极线。此种移位寄存器电路包含多级移位寄存器，第N级移位寄存器包含上拉单元、上 拉控制单元、输入单元、储能单元、第一下拉单元、下拉控制单元以及第二下拉单元。 上拉单元电连接于第N栅极线，用来根据第一控制信号与高电源电压以上拉第N 栅极信号。上拉控制单元电连接于上拉单元，用来根据驱动控制电压与第一时钟以产生第 一控制信号。输入单元电连接于上拉控制单元与第(N-l)级移位寄存器，用来根据输入控 制信号将第(N-l)栅极信号输入为驱动控制电压。储能单元电连接于上拉控制单元与输入单元，用来根据第(N-l)栅极信号执行充电程序或放电程序。第一下拉单元电连接于第N 栅极线与上拉单元，用来根据第二控制信号以下拉第N栅极信号。下拉控制单元电连接于 输入单元、第一下拉单元与第二下拉单元，用来根据驱动控制电压与高电源电压以产生第 二控制信号。第二下拉单元电连接于下拉控制单元与上拉控制单元，用来根据第二控制信 号以下拉第一控制信号。 依据本专利技术的实施例，其还揭露一种移位寄存器电路，用以提供多个栅极信号至 多条栅极线。此种移位寄存器电路包含多级移位寄存器，第N级移位寄存器包含上拉单元、 上拉控制单元、第一时钟输入单元、输入单元、输入控制单元、第二时钟输入单元、储能单 元、第一下拉单元、下拉控制单元以及第二下拉单元。 上拉单元电连接于第N栅极线，用来根据第一控制信号与低频时钟以上拉第N栅 极信号。上拉控制单元电连接于上拉单元，用来根据驱动控制电压与第一时钟以产生第一 控制信号。第一时钟输入单元电连接于上拉控制单元，用来根据低频时钟将第一时钟输入 至上拉控制单元。输入单元电连接于上拉控制单元与第(N-l)级移位寄存器，用来根据输 入控制信号第(N-l)栅极信号输入为驱动控制电压。输入控制单元电连接于输入单元，用 来根据低频时钟将反相于第一时钟的第二时钟输入为输入控制信号。第二时钟输入单元电 连接于输入控制单元，用来根据低频时钟将第二时钟输入至输入控制单元。储能单元电连 接于上拉控制单元与输入单元，用来根据第(N-l)栅极信号执行充电程序或放电程序。第 一下拉单元电连接于第N栅极线与下拉控制单元，用来根据第二控制信号以下拉第N栅极 信号。下拉控制单元电连接于输入单元、第一下拉单元与第二下拉单元，用来根据驱动控制 电压与低频时钟以产生第二控制信号。第二下拉单元电连接于下拉控制单元与上拉控制单 元，用来根据第二控制信号以下拉第一控制信号。 依据本专利技术的实施例，其还揭露一种移位寄存器电路，用以提供多个栅极信号至 多条栅极线。此种移位寄存器电路包含多级移位寄存器，第N级移位寄存器包含上拉单元、 上拉控制单元、输入单元、输入控制单元、储能单元、第一下拉单元、第二下拉单元、第三下 拉单元、第一下拉控制单元以及第二下拉控制单元。 上拉单元电连接于第N栅极线，用来根据第一控制信号与低频时钟以上拉第N栅 极信号。上拉控制单元电连接于上拉单元，用来根据驱动控制电压与第一时钟以产生第一 控制信号。输入单元电连接于上拉控制单元与第(N-l)级移位寄存器，用来根据输入控制 信号将第(N-l)栅极信号输入为驱动控制电压。输入控制单元电连接于输入单元，用来根 据低频时钟将反相于第一时钟的第二时钟输入为输入控制信号。储能单元电连接于上拉控 制单元与输入单元，用来根据第(N-l)栅极信号执行充电程序或放电程序。第一下拉单元 电连接于第N栅极线与第(N+l)级移位寄存器，用来根据第(N+l)栅极信号以下拉第N栅 极信号。第二下拉单元电连接于第一下拉控制单元与上拉控制单元，用来根据第二控制信 号以下拉第一控制信号。第一下拉控制单元电连接于输入单元与第二下拉单元，用来根据 驱动控制电压与第一低频时钟以产生第二控制信号。第三下拉单元电连接于第二下拉控制 单元与上拉控制单元，用来根据第三控制信号以下拉第一控制信号。第二下拉控制单元电 连接于输入单元与第三下拉单元，用来根据驱动控制电压与反相于第一低频时钟的第二低 频时钟以产生第三控制信号。附图说明 图1为已知移位寄存器电路的示意图。 图2为本专利技术第一实施例的移位寄存器电路的示意图。 图3为图2的移位寄存器电路的工作相关信号波形示意图 图4为本专利技术第二实施例的移位寄存器电路的示意图。 图5为本专利技术第三实施例的移位寄存器电路的示意图。 图6为图5的移位寄存器电路的工作相关信号波形示意图 图7为本专利技术第四实施例的移位寄存器电路的示意图。 图8为本专利技术第五实施例的移位寄存器电路的示意图。 100、200、400、500、700、800移位寄存器电路111、211、411、511、711、811第(N-l)级移位寄存器112、212、412、512、712、812第N级移位寄存器113、213、413、513、713、813第(N+l)级移位寄存器120、220、520、820本文档来自技高网...

【技术保护点】
一种移位寄存器电路，用以提供多个栅极信号至多条栅极线，该移位寄存器电路包含多级移位寄存器，该多级移位寄存器的第Ｎ级移位寄存器包含：上拉单元，电连接于该多条栅极线的第Ｎ栅极线，用来根据第一控制信号与高电源电压以上拉该多个栅极信号的第Ｎ栅极信号；上拉控制单元，电连接于该上拉单元，用来根据驱动控制电压与第一时钟以产生该第一控制信号；输入单元，电连接于该上拉控制单元与该多级移位寄存器的第（Ｎ－１）级移位寄存器，用来根据输入控制信号将该多个栅极信号的第（Ｎ－１）栅极信号输入为该驱动控制电压；储能单元，电连接于该上拉控制单元与该输入单元，用来根据该第（Ｎ－１）栅极信号执行充电程序或放电程序；第一下拉单元，电连接于该第Ｎ栅极线与该上拉单元，用来根据第二控制信号以下拉该第Ｎ栅极信号；下拉控制单元，电连接于该输入单元与该第一下拉单元，用来根据该驱动控制电压与该高电源电压以产生该第二控制信号；以及第二下拉单元，电连接于该下拉控制单元与该上拉控制单元，用来根据该第二控制信号以下拉该第一控制信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：林致颖，林坤岳，杨欲忠，徐国华，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]