本发明专利技术公开一种移位寄存器电路，其包含多级移位寄存器以提供多个栅极信号，每一级移位寄存器包含输入单元、上拉单元、下拉单元、控制单元及辅助下拉单元。输入单元是用来根据至少一第一输入信号以输出驱动控制电压。上拉单元根据驱动控制电压与系统时钟脉冲以上拉对应栅极信号。下拉单元根据控制信号将对应栅极信号下拉至第一电源电压。控制单元是用来根据对应栅极信号以产生控制信号。辅助下拉单元根据第二输入信号将驱动控制电压下拉至第二电源电压。本发明专利技术可显著降低移位寄存器电路的功率消耗，从而降低面板温度以提高显示品质并延长面板使用寿命。
【技术实现步骤摘要】
本专利技术涉及一种移位寄存器电路，特别是涉及一种具低功率消耗的移位寄存器电路。
技术介绍
液晶显示装置(Liquid Crystal Display ；LCD)是目前广泛使用的一种平面显示 器，其具有外型轻薄、省电以及无辐射等优点。液晶显示装置的工作原理是利用改变液晶层 两端的电压差来改变液晶层内的液晶分子的排列状态，用以改变液晶层的透光性，再配合 背光模块所提供的光源以显示图像。一般而言，液晶显示装置包含多个像素单元、源极驱动 器以及移位寄存器电路。源极驱动器用来提供多个数据信号至多个像素单元。移位寄存器 电路包含多级移位寄存器以产生多个栅极信号馈入多个像素单元，据以控制多个数据信号 的写入操作。因此，移位寄存器电路即为控制数据信号写入操作的关键性元件。图1为现有移位寄存器电路的示意图。如图1所示，移位寄存器电路100包含多级 移位寄存器，其中只显示第(N-I)级移位寄存器111、第N级移位寄存器112以及第(N+1)级 移位寄存器113。每一级移位寄存器是用来根据前一级移位寄存器输出的栅极信号与低电 源电压Vss以产生对应栅极信号馈入至对应栅极线，譬如第(N-I)级移位寄存器111是用 来根据栅极信号S&1-2与低电源电压Vss以产生栅极信号S&i-l馈入至栅极线GLn-Ι，第N 级移位寄存器112是用来根据栅极信号S&i-l与低电源电压Vss以产生栅极信号S&i馈入 至栅极线GLn，第(N+1)级移位寄存器113是用来根据栅极信号S&i与低电源电压Vss以产 生栅极信号S&i+l馈入至栅极线GLn+Ι。在第N级移位寄存器112的运行中，其上拉单元190 的上拉晶体管191是用来根据驱动控制电压VQn以上拉栅极信号S&i，然而当驱动控制电压 VQn与栅极信号S&i均在低电源电压Vss时，系统时钟脉冲CK的高电平电压会使上拉晶体 管191发生漏电流，特别是在提高系统时钟脉冲CK的高电平电压以增加像素的充电率的状 况下，上拉晶体管191的漏电流现象将更严重，因而导致高功率消耗。若为降低制造成本而 将移位寄存器电路100整合于包含像素阵列的显示面板上，亦即基于GOA(Gate-driver On Array)架构，则上述高功率消耗会使显示面板的面板温度上升，如此不但会降低显示品质， 也会降低面板使用寿命。
技术实现思路
依据本专利技术的实施例，其公开一种移位寄存器电路，用以提供多个栅极信号至多 个栅极线。此种移位寄存器电路包含多级移位寄存器，该些级移位寄存器的第N级移位寄 存器包含输入单元、上拉单元、储能单元、进位单元、下拉单元、控制单元、以及辅助下拉单兀。输入单元是用来根据至少一第一输入信号以输出驱动控制电压。电连接于输入单 元与第N栅极线的上拉单元是用来根据驱动控制电压与系统时钟脉冲以上拉第N栅极信 号，其中第N栅极线是用以传输第N栅极信号。电连接于上拉单元与输入单元的储能单元是用来根据驱动控制电压执行充电程序或放电程序。电连接于输入单元的进位单元是用来 根据驱动控制电压与系统时钟脉冲以输出第N启始脉波信号。电连接于第N栅极线的下拉 单元是用来根据控制信号将第N栅极信号下拉至第一电源电压。电连接于下拉单元与第N 栅极线的控制单元是用来根据第N栅极信号以产生控制信号。电连接于输入单元的辅助下 拉单元是用来根据第二输入信号将驱动控制电压下拉至第二电源电压。 本专利技术可显著降低移位寄存器电路的功率消耗，从而降低面板温度以提高显示品 质并延长面板使用寿命。附图说明图1为现有移位寄存器电路的示意图。图2为本专利技术第一实施例的移位寄存器电路的示意图。图3为图2所示的第N级移位寄存器的第一实施例的电路示意图。图4为图2所示的第N级移位寄存器的第二实施例的电路示意图。图5为图2所示的第N级移位寄存器的第三实施例的电路示意图。图6为本专利技术第二实施例的移位寄存器电路的示意图。图7为图6所示的第N级移位寄存器的第一实施例的电路示意图。图8为图6所示的第N级移位寄存器的第二实施例的电路示意图。图9为图6所示的第N级移位寄存器的第三实施例的电路示意图。主要附图标记说明200,600移位寄存器电路211,611第(N-幻级移位寄存器212,612第(N-I)级移位寄存器213、213_1、213_2、第N级移位寄存器213_3、613、613_1、613_2、613_3214,614第(N+1)级移位寄存器215,615第(N+幻级移位寄存器305、705、805、905输入单元306、706、806、906第一晶体管310上拉单元311第二晶体管315储能单元316电容320进位单元321第三晶体管325第一下拉单元326第四晶体管330,430,530第一控制单元331第五晶体管332第六晶体管33] 第七晶体管334第八晶体管335第九晶体管 336第十晶体管340、440第二辅助下拉单元341第十九晶体管342第二十晶体管345第三控制单元346第二十一晶体管347第二十二晶体管348第二十三晶体管349第二十四晶体管350第二下拉单元 35l第十二晶体管360第二控制单元36l第十三晶体管362第十四晶体管36] 第十五晶体管364第十六晶体管365第十七晶体管366第十八晶体管370第三辅助下拉单元37l第二十五晶体管 372第二十六晶体管375第一辅助下拉单元376第十一晶体管380第四控制单元38l第二十七晶体管382第二十八晶体管38] 第二十九晶体管384第三十晶体管GLn一2、GLn—l、GLn、 栅极线GLn+I、GLn+2 HCl第一系统时钟脉沖HC2第二系统时钟脉沖HC] 第三系统时钟脉沖HC4第四系统时钟脉沖LCl第一低频时钟脉沖LC2SGn-4、SGn_3、SGn-2、SGn-1、SGn、SGn+USGn+2STn-4、STn_3、STn-2、STn-I、STn、第二低频时钟脉冲 栅极信号启始脉波信号STn+1、STn+2、STn+3、STn+4VQn驱动控制电压Vssl第一电源电压Vss2第二电源电压具体实施例方式下文依本专利技术移位寄存器电路，特举实施例配合附图作详细说明，但所提供的实 施例并非用以限制本专利技术所涵盖的范围。图2为本专利技术第一实施例的移位寄存器电路的示意图。如图2所示，移位寄存器 电路200包含多级移位寄存器，其中只显示第(N-2)级移位寄存器211、第(N-I)级移位寄 存器212、第N级移位寄存器213、第(N+1)级移位寄存器214以及第(N+2)级移位寄存器 215，据以方便说明。在移位寄存器电路200的运行中，第N级移位寄存器213是用来根据 第(N-2)级移位寄存器211产生的启始脉波信号STn-2、第(N+2)级移位寄存器215产生的 启始脉波信号STn+2、第一系统时钟脉冲HC1、第一低频时钟脉冲LC1、第一电源电压Vssl及 异于第一电源电压Vssl的第二电源电压Vss2以进行低功率消耗运行而产生栅极信号S&i 与启始脉波信号STn，其余级移位寄存器可同理类推。请注意，图2所示的第三系统时钟脉 冲HC3反相于第一系统时钟脉冲HCl，第二系统时钟脉冲HC2与第一系统时钟脉冲HC本文档来自技高网...
【技术保护点】
一种移位寄存器电路，用以提供多个栅极信号至多个栅极线，该移位寄存器电路包含多级移位寄存器，所述多级移位寄存器的一第Ｎ级移位寄存器包含：一输入单元，用来根据至少一第一输入信号以输出一驱动控制电压；一上拉单元，电连接于该输入单元与所述多个栅极线的一第Ｎ栅极线，该上拉单元是用来根据该驱动控制电压与一系统时钟脉冲以上拉所述多个栅极信号的一第Ｎ栅极信号，其中该第Ｎ栅极线是用以传输该第Ｎ栅极信号；一储能单元，电连接于该上拉单元与该输入单元，该储能单元是用来根据该驱动控制电压执行一充电程序或一放电程序；一进位单元，电连接于该输入单元，该进位单元是用来根据该驱动控制电压与该系统时钟脉冲以输出一第Ｎ启始脉波信号；一第一下拉单元，电连接于该第Ｎ栅极线，该第一下拉单元是用来根据一第一控制信号将该第Ｎ栅极信号下拉至一第一电源电压；一第一控制单元，电连接于该第一下拉单元与该第Ｎ栅极线，该第一控制单元是用来根据该第Ｎ栅极信号以产生该第一控制信号；以及一第一辅助下拉单元，电连接于该输入单元，该第一辅助下拉单元是用来根据一第二输入信号将该驱动控制电压下拉至一第二电源电压。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：杨欲忠，陈勇志，徐国华，苏国彰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。