移位寄存器电路制造技术

一种具有波形削角功能的移位寄存器电路，其包含多级移位寄存器。每一级移位寄存器包含第一输入单元、上拉单元、下拉电路、第二输入单元、控制单元以及波形削角单元。第一输入单元用来根据第一栅极信号输出第一驱动控制电压。上拉单元用来根据第一驱动控制电压上拉第二栅极信号。下拉电路用来下拉第一驱动控制电压与第二栅极信号。第二输入单元用来根据第一栅极信号输出第二驱动控制电压。控制单元用来根据第二驱动控制电压与辅助信号以产生控制信号。波形削角单元用来根据控制信号对第二栅极信号执行波形削角操作。本发明专利技术可显著缩小其输出的栅极信号的脉冲下降沿的压差，据以减少馈通效应，也即可减轻画面闪烁现象以提高图像显示品质。

【技术实现步骤摘要】

本专利技术涉及 一 种移位寄存器电路，尤其涉及 一 种具有波形削角 (waveform-sh即ing)功能的移位寄存器电路。
技术介绍
液晶显示装置(Liquid Crystal Display ;LCD)是目前广泛使用的一种平面显示 器，其具有外型轻薄、省电以及无辐射等优点。液晶显示装置的工作原理利用改变液晶层两 端的电压差来改变液晶层内的液晶分子的排列状态，用以改变液晶层的透光性，再配合背 光模块所提供的光源以显示图像。 一般而言，液晶显示装置包含多个像素单元、源极驱动器 以及移位寄存器电路。源极驱动器用来提供多个数据信号至多个像素单元。移位寄存器电 路包含多级移位寄存器以产生多个栅极信号馈入多个像素单元，据以控制多个数据信号的 写入操作。因此，移位寄存器电路即为控制数据信号写入操作的关键性元件。 图1为公知移位寄存器电路的示意图。如图1所示，移位寄存器电路100包含多级 移位寄存器，其中只显示第(N-l)级移位寄存器111、第N级移位寄存器112以及第(N+l) 级移位寄存器113。每一级移位寄存器用来根据第一时钟脉冲CKl与反相于第一时钟脉冲 CKl的第二时钟脉冲CK2以产生对应栅极信号馈入至对应栅极线，譬如第(N-l)级移位寄存 器lll用来产生栅极信号SGn-l馈入至栅极线GLn-l，第N级移位寄存器112用来产生栅极 信号SGn馈入至栅极线GLn，第(N+l)级移位寄存器113用来产生栅极信号SGn+1馈入至栅 极线GLn+l。第N级移位寄存器112包含上拉单元120、输入单元130、储能单元125、放电 单元140、下拉单元150以及控制单元160。上拉单元120用来根据驱动控制电压VQn以上 拉栅极信号SGn。放电单元140与下拉单元150用来根据控制单元160所产生的下拉控制 信号以分别下拉驱动控制电压VQn与栅极信号SGn。 在移位寄存器电路100的操作中，多级移位寄存器提供具有周期性脉冲的多个栅 极信号至多个像素单元，用来将多个数据信号写入为多个像素电压。然而，多个栅极信号 的每一脉冲实质上为理想方波，所以每一脉冲的下降沿可经由像素单元的寄生电容的耦合 操作而下拉所写入的像素电压，此即馈通效应(Feed-through effect)，其易导致图像闪烁 (Image Flicker)的现象，因而降低显示品质。
技术实现思路
依据本专利技术的实施例，其揭示一种用来提供多个栅极信号至多个栅极线的具有波 形削角功能的移位寄存器电路。此种移位寄存器电路包含多级移位寄存器，其中第N级移 位寄存器包含第一输入单元、上拉单元、下拉电路、第二输入单元、控制单元、波形削角单元 以及下拉单元。第一输入单元电连接于第(N-l)级移位寄存器以接收第(N-l)栅极信号，用 来根据第(N-l)栅极信号输出第一驱动控制电压。上拉单元电连接于第一输入单元与第N 栅极线，用来根据第一驱动控制电压与系统时钟脉冲以上拉第N栅极信号，其中第N栅极线 用以传输第N栅极信号。下拉电路电连接于第一输入单元与上拉单元，用来下拉第一驱动控制电压与第N栅极信号。第二输入单元电连接于第(N-l)级移位寄存器以接收第(N-l) 栅极信号，用来根据第(N-l)栅极信号输出第二驱动控制电压。控制单元电连接于第二输 入单元，用来根据第二驱动控制电压与辅助信号以产生控制信号。波形削角单元电连接于 控制单元与第N栅极线，用来根据控制信号对第N栅极信号执行波形削角操作。下拉单元 电连接于第(N+l)级移位寄存器以接收第(N+l)栅极信号，用来根据第(N+l)栅极信号以 下拉第二驱动控制电压。 依据本专利技术的实施例，其另揭示一种用来提供多个栅极信号至多个栅极线的具有 波形削角功能的移位寄存器电路。此种移位寄存器电路包含多级移位寄存器，其中第N级 移位寄存器包含输入单元、上拉单元、下拉电路、控制单元以及波形削角单元。输入单元电 连接于第(N-l)级移位寄存器以接收第(N-l)栅极信号，用来根据第(N-l)栅极信号输出 驱动控制电压。上拉单元电连接于输入单元与第N栅极线，用来根据驱动控制电压与系统 时钟脉冲以上拉第N栅极信号，其中第N栅极线用以传输第N栅极信号。下拉电路电连接 于输入单元与上拉单元，用来下拉驱动控制电压与第N栅极信号。控制单元电连接于输入 单元，用来根据驱动控制电压与辅助信号以产生控制信号。波形削角单元电连接于控制单 元与第N栅极线，用来根据控制信号对第N栅极信号执行波形削角操作。 相较于公知移位寄存器电路，本专利技术移位寄存器电路可显著縮小其输出的栅极信 号的脉冲下降沿的压差，据以减少馈通效应，也即可减轻画面闪烁现象以提高图像显示品 质。此外，在本专利技术移位寄存器电路的结构中，下拉电路并不限于上述实施例，任何可用来 下拉驱动控制电压与栅极信号的电路均可取代上述实施例的下拉电路，而本专利技术移位寄存 器电路并不会因不同下拉电路而影响其波形削角功能。附图说明 图1为公知移位寄存器电路的示意图。图2为本专利技术第一实施例的移位寄存器电路的示意图。图3为图2的移位寄存器电路的工作相关信号波形示意图，其中横轴为时间轴。 图4为本专利技术第二实施例的移位寄存器电路的示意图。 图5为本专利技术第三实施例的移位寄存器电路的示意图。图6为图5的移位寄存器电路的工作相关信号波形示意图，其中横轴为时间轴。 图7为本专利技术第四实施例的移位寄存器电路的示意图。 上述附图中的附图标记说明如下 100、200、400、500、700 移位寄存器电路111、 211、411、511、711 第(N-l)级移位寄存器112、 212、412、512、712 第N级移位寄存器113、 213、413、513、713 第(N+l)级移位寄存器 120、220、520 上拉单元 125、225、525 储能单元 130、530 输入单元 140 放电单元 150 下拉单元160控制单元221、521 第一晶体管226、526 电容230第一输入单元231、531 第二晶体管240、440 、540 、740 下拉电路245、445、545、745 第二控制单246、446、748 第九晶体管247、447、749 第十晶体管250、450 第三下拉单元251、451、547、747 第八晶体管255、455 第二下拉单元256、456 、546 、746 第七晶体管280第二输入单元281、586 第三晶体管285、585 第一控制单元286、596 第四晶体管290第一下拉单元291、556、756 第五晶体管295、595 波形削角单元296、551 、751 第六晶体管448第十一晶体管449第十二晶体管460第四下拉单元461第十三晶体管GLn-l、GLn、GLn+l 栅极线CK1第一时钟脉冲CK2第二时钟脉冲Saux辅助信号Scl第一控制信号Sc2第二控制信号SGn-2、 SGn-l、 SGn、 SGn+l、 SGn+2T1、T2、T3、T4 时段Vhl第一高电压Vh2第二高电压Vh3第三高电压Vh4第四高电压Vh5第五高电压VQn驱动控制电压w及信号 VQnl 第一驱动控制电压 VQn2 第二驱动控制电压 Vss 低电源电压具体实施例方式下文依本专利技术移位寄存器电路本文档来自技高网...

【技术保护点】
一种移位寄存器电路，用以提供多个栅极信号至多个栅极线，该移位寄存器电路包含多级移位寄存器，所述多级移位寄存器的一第Ｎ级移位寄存器包含：一第一输入单元，电连接于所述多级移位寄存器的一第（Ｎ－１）级移位寄存器以接收所述多个栅极信号的一第（Ｎ－１）栅极信号，用来根据该第（Ｎ－１）栅极信号输出一第一驱动控制电压；一上拉单元，电连接于该第一输入单元与所述多个栅极线的一第Ｎ栅极线，用来根据该第一驱动控制电压与一第一时钟脉冲以上拉所述多个栅极信号的一第Ｎ栅极信号，其中该第Ｎ栅极线用以传输该第Ｎ栅极信号；一下拉电路，电连接于该第一输入单元与该上拉单元，用来下拉该第一驱动控制电压与该第Ｎ栅极信号；一第二输入单元，电连接于该第（Ｎ－１）级移位寄存器以接收该第（Ｎ－１）栅极信号，用来根据该第（Ｎ－１）栅极信号输出一第二驱动控制电压；一第一控制单元，电连接于该第二输入单元，用来根据该第二驱动控制电压与一辅助信号以产生一第一控制信号；一波形削角单元，电连接于该第一控制单元与该第Ｎ栅极线，用来根据该第一控制信号对该第Ｎ栅极信号执行波形削角操作；以及一第一下拉单元，电连接于所述多级移位寄存器的一第（Ｎ＋１）级移位寄存器以接收所述多个栅极信号的一第（Ｎ＋１）栅极信号，用来根据该第（Ｎ＋１）栅极信号以下拉该第二驱动控制电压。...

【技术特征摘要】

【专利技术属性】
技术研发人员：徐国华，刘俊欣，陈勇志，林致颖，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]