【技术实现步骤摘要】
本专利技术有关于一种移位寄存器，特别是一种不利用次级移位寄存器的输出信号为反馈信号的移位寄存器。
技术介绍
液晶显示器已经成为目前显示装置的主流产品，而为了使液晶显示器能轻量化，将驱动电路设计在液晶显示器的玻璃基板上已是未来最主要的技术，不仅可以减少液晶显示器的体积也可以省下原先驱动电路的成本。以薄膜晶体管液晶显示器来说，非晶硅(amorphous Si)的制造工艺已是目前主流，但非晶硅的电子迁移率(mobility)低，以非晶硅制成的组件(如薄膜晶体管)若要承受较大电流，则组件本身的沟道宽度必须增大，连带使得组件体积变大，难以减少电路面积。图1为常规驱动电路中一非晶硅移位寄存器的电路图。为了使非晶硅移位寄存器输出到栅极线上的输出能够快速充电与放电，非晶硅移位寄存器内负责充电的薄膜晶体管T4与负责放电的薄膜晶体管T5与T6必须要能承受较大的电流，因此沟道宽度较大，一般来说其宽度约在数千微米左右，而这将会占据相当大的电路布局空间。此外常规的非晶硅移位寄存器系利用下一级输出为反馈信号来进行放电，若该非晶硅移位寄存器为最后一级，则无下一级输出回为反馈信号，则可能无法完...
【技术保护点】
一种移位寄存电路，具有多个串接级的移位寄存器，包括：一第一晶体管，具有一栅极、一第一源／漏极以及一第二源／漏极，其中该第一晶体管的栅极与该第一晶体管的第一源／漏极耦接前一串接级的移位寄存器的输出信号；一第二晶体管，具有一栅极 、一第一源／漏极以及一第二源／漏极，其中该第二晶体管的栅极耦接该第一晶体管的第一源／漏极，该第二晶体管的第二源／漏极耦接一低电压电平；一第三晶体管，具有一栅极、一第一源／漏极以及一第二源／漏极，其中该第三晶体管的栅极耦接该第二晶体管 的第一源／漏极，该第三晶体管的第一源／漏极耦接该第一晶体管的第二源／漏极，该...
【技术特征摘要】
1.一种移位寄存电路，具有多个串接级的移位寄存器，包括一第一晶体管，具有一栅极、一第一源/漏极以及一第二源/漏极，其中该第一晶体管的栅极与该第一晶体管的第一源/漏极耦接前一串接级的移位寄存器的输出信号；一第二晶体管，具有一栅极、一第一源/漏极以及一第二源/漏极，其中该第二晶体管的栅极耦接该第一晶体管的第一源/漏极，该第二晶体管的第二源/漏极耦接一低电压电平；一第三晶体管，具有一栅极、一第一源/漏极以及一第二源/漏极，其中该第三晶体管的栅极耦接该第二晶体管的第一源/漏极，该第三晶体管的第一源/漏极耦接该第一晶体管的第二源/漏极，该第三晶体管的第二源/漏极耦接该低电压电平；一第四晶体管，具有一栅极、一第一源/漏极以及一第二源/漏极，其中该第四晶体管的栅极耦接该第一晶体管的第二源/漏极，该第四晶体管的第一源/漏极耦接一第一时钟信号，该第四晶体管的第二源/漏极耦接一第一输出端；一第六晶体管，具有一栅极、一第一源/漏极以及一第二源/漏极，其中该第六晶体管的栅极与该第六晶体管的第一源/漏极耦接一高电压电平；一第七晶体管，具有一栅极、一第一源/漏极以及一第二源/漏极，其中该第七晶体管的第一源/漏极耦接该第六晶体管的第二源/漏极，该第七晶体管的第二源/漏极耦接该低电压电平；一第八晶体管，具有一栅极、一第一源/漏极以及一第二源/漏极，其中该第八晶体管的栅极与该第八晶体管的第一源/漏极耦接该高电压电平源；以及一第九晶体管，具有一栅极、一第一源/漏极以及一第二源/漏极，其中该第九晶体管的第一源/漏极耦接该第八晶体管的第二源/漏极及该第二晶体管的第一源/漏极，该第九晶体管的第二源/漏极耦接该低电压电平，该第九晶体管的栅极与该第七晶体管的栅极耦接该第一输出端。2.如权利要求1所述的移位寄存电路，其中还包括一第五晶体管，具有一栅极、一第一源/漏极以及一第二源/漏极，其中该第五晶体管的第一源/漏极耦接该第一输出端，该第五晶体管的第二源/漏极耦接该低电压电平，该第五晶体管的栅极耦接该第七晶体管的第一源/漏极。3.如权利要求1所述的移位寄存电路，其中当该移位寄存器为第一级移位寄存器时，该前级移位寄存器的输出信号为一激活脉冲信号。4.如权利要求1所述的移位寄存电路，其中该多个晶体管为NMOS晶体管。5.如权利要求1所述的移位寄存电路，其中该多个晶体管为TFT薄膜晶体管，设置于一玻璃基板上。6.一种移位寄存电路，具有多个串接级的移位寄存器，包括一第一晶体管，具有一栅极、一第一源/漏极以及一第二源/漏极，其中该第一晶体管的栅极与该第一晶体管的第一源/漏极耦接前一串接级的移位寄存器的输出信号；一第二晶体管，具有一栅极、一第一...
【专利技术属性】
技术研发人员：魏俊卿，吴仰恩，林威呈，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。