移位暂存电路制造技术

一种移位暂存电路具有开关电路、上拉电路、下拉电路与箝制电路。上拉电路电连接至开关电路、下拉电路与箝制电路。开关电路包含第一晶体管、第二晶体管与第三晶体管。第一晶体管的栅极电连接至第二晶体管与第三晶体管。第一晶体管依据第一晶体管的栅极上的导通信号的电位调整控制信号的电位至第一参考电压。第二晶体管依据启动信号拉升导通信号的电位。第三晶体管依据重置信号重置导通信号的电位至第二参考电压。

【技术实现步骤摘要】

本专利技术关于一种移位暂存电路，特别是一种应用于内嵌式触控面板的移位暂存电路。
技术介绍
在内嵌式(in-cell)触控面板中，内嵌式触控面板在同一块基板上设置有栅极驱动电路以及触控电路，且栅极驱动信号线与触控信号线彼此可能会很接近，因此栅极驱动信号与触控信号会彼此干扰。由于栅极驱动信号的强度较强，经由电容耦合效应，栅极驱动信号往往会造成噪音而干扰触控信号，而降低了触控操作的信噪比(signaltonoiseratio,SNR)。在传统的作法中，为了避免触控信号被栅极驱动信号所干扰，一般会在使能触控电路时，将移位暂存电路中的几个特定信号拉低至低准位，以避免栅极驱动电路与触控电路同时运作而彼此干扰。但于此同时，如何让栅极驱动电路于触控电路被使能的此期间过后能快速地重新正常运作，则成为工程师在设计移位暂存电路时的一大课题。
技术实现思路
本专利技术在于提供一种移位暂存电路，让移位暂存电路在触控电路被使能的此期间过后，能快速地重新正常运作。本专利技术所揭露的一种移位暂存电路具有开关电路、上拉电路、下拉电路与箝制电路。上拉电路电连接至开关电路、下拉电路与箝制电路。开关电路包含第一晶体管、第二晶体管与第三晶体管。第一晶体管的栅极电连接至第二晶体管与第三晶体管。第一晶体管依据第一晶体管的栅极上的导通信号的电位调整控制信号的电位至第一参考电压。第二晶体管依据启动信号拉升导通信号的电位。第三晶体管依据重置信号重置导通信号的电位至第二参考电压。上拉电路依据控制信号将输出信号的电位调整为时脉信号的电位。下拉电路依据下拉信号与控制信号将输出信号的电位调整至第二参考电压。箝制电路依据箝制信号将控制信号的电位与输出信号的电位调整至第二参考电压。综合以上所述，本专利技术揭露了一种移位暂存电路，通过一开关电路适时地对移位暂存电路中的至少一个特定节点进行充放电，以在拉低移位暂存电路的多个信号时也能让所述的特定节点维持所欲的电压，从而让移位暂存电路在触控电路被使能的此期间过后，能快速地重新正常运作。以上的关于本揭露内容的说明及以下的实施方式的说明是用以示范与解释本发明的精神与原理，并且提供本专利技术的专利申请范围更进一步的解释。附图说明图1为根据本专利技术一实施例所绘示的栅极驱动电路的功能方块示意图。图2为根据本专利技术图1所绘示的其中一个移位暂存电路的电路示意图。图3为根据本专利技术图2所绘示的移位暂存电路的时序示意图。图4为根据本专利技术一实施例所绘示的重置信号相对于不同电容值的电容C1的时序示意图。附图标号说明：1栅极驱动电路10_1～10_10移位暂存电路102开关电路104下拉电路106上拉电路108箝制电路C1、C2电容CK(1)～CK(10)时脉信号G(1)～G(10)栅极驱动信号K(5)重置信号LC1、LC2下拉信号Q(1)、Q(3)、Q(5)、Q(7)控制信号ST(1)、ST(3)、ST(5)、ST(9)启动信号T11～T74晶体管TP_EN触控使能信号VDD_G第一参考电压VSS第二参考电压具体实施方式以下在实施方式中详细叙述本专利技术的详细特征以及优点，其内容足以使本领域技术人员了解本专利技术的
技术实现思路
并据以实施，且根据本说明书所揭露的内容、申请专利范围及图式，本领域技术人员可轻易地理解本专利技术相关的目的及优点。以下的实施例是进一步详细说明本专利技术的观点，但非以任何观点限制本专利技术的范畴。请参照图1，图1为根据本专利技术一实施例所绘示的栅极驱动电路的功能方块示意图。如图1所示，栅极驱动电路1包含移位暂存电路10_1～10_10。在此实施例中，栅极驱动电路1是采用一传三的结构，因此移位暂存电路10_1、10_3、10_5、10_7、10_9彼此依序串接，而移位暂存电路10_2、10_4、10_6、10_8、10_10彼此依序串接。移位暂存电路10_1依据时脉信号CK(1)与启动信号ST(1)产生栅极驱动信号G(1)，而移位暂存电路10_3依据时脉信号CK(3)与栅极驱动信号G(1)产生栅极驱动信号G(3)。至于移位暂存电路10_2、10_4～10_10的相关作动当可依图1与上述内容类推，于此则不再赘述。移位暂存电路10_1～10_10是以非晶硅(AmorphousSilicon,A-Si)工艺、多晶硅(Poly-Silicon)工艺或低温硅基板(low-temperaturesiliconsubstrate)工艺制成。后续是以此为示范例进行说明，然实际上栅极驱动电路1也可采用一传二的结构，而并不以此为限。请接着参照图2，图2为根据本专利技术图1所绘示的其中一个移位暂存电路的电路示意图。在图2所对应的实施例中是以移位暂存电路10_5为例进行介绍，然移位暂存电路10_1～10_4、10_6～10_10具有的结构及作动与移位暂存电路10_5相仿，本领域技术人员当可从本说明书类推而得。移位暂存电路10_5包含开关电路102、下拉电路104、上拉电路106与箝制电路108。上拉电路106电连接至开关电路102。下拉电路104电连接至上拉电路106。箝制电路108电连接至上拉电路106。移位暂存电路10_5是依据时脉信号CK(5)、启动信号ST(3)、启动信号ST(5)、启动信号ST(9)、栅极驱动电压G(3)、下拉信号LC1、下拉信号LC2、第一参考电压VDD_G与第二参考电压VSS产生栅极驱动信号G(5)。其中，移位暂存电路10_5中的启动信号ST(3)与启动信号ST(9)可分别被置换为栅极驱动信号G(3)与栅极驱动信号G(9)，且移位暂存电路10_5中的栅极驱动信号G(3)亦可被置换为启动信号ST(3)。下拉电路104依据下拉信号LC1、LC2与控制信号Q(5)，将栅极驱动信号G(5)的电位调整至第二参考电压VSS。在此实施例中，当下拉信号LC1或下拉信号LC2当中的至少中一个为高电位的时候，栅极驱动信号G(5)的电位与控制信号Q(5)的电位被调整至第二参考电压VSS。但在另一实施例中，当下拉信号LC1或下拉信号LC2当中的至少中一个为低电位的时候，栅极驱动信号G(5)的电位与控制信号Q(5)的电位被调整至第二参考电压VSS。在此并不限制下拉电路104是在下拉信号LC1、LC2为何种电压准位时将栅极驱动信号的电位调整至第二参考电压VSS。上拉电路106依据控制信号Q(5)将栅极驱动信号G(5)的电位调整为时脉信号CK(5)的电位。在此实本文档来自技高网...

【技术保护点】
一种移位暂存电路，其特征在于，包含：一开关电路，包含：一第一晶体管，依据该第一晶体管的栅极上的一导通信号的电位调整一控制信号的电位至一第一参考电压；一第二晶体管，电连接至该第一晶体管的栅极，依据一启动信号拉升该导通信号的电位；以及一第三晶体管，电连接至该第一晶体管的栅极，依据一重置信号重置该导通信号的电位至一第二参考电压；一上拉电路，电连接至该第一晶体管，依据该控制信号将一输出信号的电位调整为一时脉信号的电位；一下拉电路，电连接至该上拉电路，依据一下拉信号与该控制信号，将该输出信号的电位调整至该第二参考电压；以及一箝制电路，电连接至该上拉电路，依据一箝制信号将该控制信号的电位与该输出信号的电位调整至该第二参考电压。

【技术特征摘要】
2015.11.06 TW 1041366841.一种移位暂存电路，其特征在于，包含：
一开关电路，包含：
一第一晶体管，依据该第一晶体管的栅极上的一导通信号的电位调整一控制信号
的电位至一第一参考电压；
一第二晶体管，电连接至该第一晶体管的栅极，依据一启动信号拉升该导通信号
的电位；以及
一第三晶体管，电连接至该第一晶体管的栅极，依据一重置信号重置该导通信号
的电位至一第二参考电压；
一上拉电路，电连接至该第一晶体管，依据该控制信号将一输出信号的电位调整
为一时脉信号的电位；
一下拉电路，电连接至该上拉电路，依据一下拉信号与该控制信号，将该输出信
号的电位调整至该第二参考电压；以及
一箝制电路，电连接至该上拉电路，依据一箝制信号将该控制信号的电位与该输
出信号的电位调整至该第二参考电压。
2.如权利要求1所述的移位暂存电路，其特征在于，更包含一电容，该电容的
一端与该第一晶体管的栅极电连接，该电容的另一端与该第一参考电压或该第二参考
电压电连接。
3.如权利要求1所述的移位暂存电路，其特征在于，更包含一电容，该电容的
一端与该第一晶体管的栅极...

【专利技术属性】
技术研发人员：涂俊达，黄正翰，陈勇志，洪凯尉，张翔升，杨创丞，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71