半导体器件及其制造方法和半导体模块制造方法技术

本发明专利技术实现了半导体器件的装配可靠性的改进。半导体芯片装配于布线衬底的上表面之上。多个焊球个体地设置于布线衬底的下表面上形成的多个焊区之上。多个焊区包括按照多行布置并且沿着布线衬底的下表面的外围边缘部分布置的第一焊区组以及在布线衬底的下表面中布置于第一焊区组以内的第二焊区组。按照第一节距布置第一焊区组中的焊区，而按照比第一节距更高的第二节距布置第二焊区组中的焊区。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件及其制造方法和一种半导体模块的制造方法，并且具 体地涉及一种当应用于其中半导体芯片装配于布线衬底上并且焊球布置于布线衬底的下 表面上的半导体器件及其制造方法和使用该半导体器件的半导体模块的制造方法时有效 的技术。
技术介绍
有许多种类型封装结构的半导体器件，比如使用布线衬底的球栅阵列(BGA)型半 导体器件和使用引线框架的四边扁平封装(QFP)型半导体器件。在它们之中，在BAG型半 导体器件(下文称为BGA)中，用于将封装结构内装配的半导体芯片与BGA的外围设备(BGA 以外的外部设备)电耦合的外部端子可以按照多行和多列布置于形成BGA的布线衬底的下 表面(背表面或者装配表面)上。因此，BGA比QFP型半导体器件更能适应于随着半导体 器件的功能增加而增加的更大数目的外部端子，而同时又遏制半导体器件的外在尺度的增 加。 如例如日本待审专利公开号2006-237385 (专利文献1)的图7中所示有如下BGA 型半导体器件，其中布线衬底(具有多层布线的树脂衬底或者是装配衬底)的衬底块电极 (外部耦合端子)划分成将位于外在外围部分的块电极组和将位于中心部分的块电极组， 并且设置于布线衬底上。 另一方面，如例如日本待审专利公开号2005-217264 (专利文献2)的图2中所示， 已知将装配于半导体载体衬底(布线衬底)上的半导体元件(半导体芯片)的多个块(外 部端子)划分成将位于半导体元件的外围边缘部分的块和将位于其中心部分的块，并且进 一步将多个块设置于半导体元件的主表面上，使得位于中心部分的块的节距高于位于外围边缘部分的块的节距。 [专利文献1] 日本待审专利公开号2006-237385[专利文献2] 日本待审专利公开号2005-21726
技术实现思路
然而，本专利技术的专利技术人在考察具有如上文提及的专利文献l的图7中所示布置/ 配置的焊块的BGA之后已经发现以下问题。 首先，当BGA装配于装配衬底(母板)上时，通过对作为BGA的外部端子来提供的块电极(焊块)进行热处理来熔化它们并且将它们电耦合到装配衬底的衬底端子(下文也 称为焊料回流)。这时，装配于布线衬底(具有多层布线或者插入物的树脂衬底)上的半导 体芯片的热膨胀系数、布线衬底的热膨胀系数或者装配衬底的热膨胀系数以及BGA(包括 半导体芯片和形成模制体的树脂)的热膨胀系数互不相同。因此，由于在装配期间施加的 热量，可能出现半导体封装(BGA)的弯曲。这时，在用来形成模制体(形成于BGA中的布线 衬底的上表面(主表面)上)的树脂具有比布线衬底的热膨胀系数更低的热膨胀系数这一 情况下，当BGA在热处理步骤(焊料回流步骤)中放置于高温环境之下时，布线衬底弯曲， 从而其下表面的中心部分位于其四个边角部分以下(相对于边角部分突出)。因而与位置 与形成BGA的布线衬底的下表面的外围部分更近的焊块相对照，位置与布线衬底的下表面 的中心部分更近的焊块达到熔化状态而在BGA的弯曲布线衬底和装配衬底的压力之下萎 陷。当在熔化状态下的焊块萎陷时，来自萎陷部分的焊料如图66中所示扩展到周围区域以 到达相邻焊块，这可能导致在焊料回流之后已经固化的相邻焊块(焊球)206之间的接触 (短路)。图66是用于图示装配于装配衬底231上的BGA 201的焊块206之间接触的示例 图，该示例图概略地示出了装配于装配衬底231上的BGA 201的弯曲状态。由于有必要筛 选出并且去除作为缺陷产品的已经经历短路的BGA和该BGA装配于其上的装配衬底，所以 这样的焊块萎陷故障或者短路故障减少了装配BGA的产量。 因此，如果在形成BGA的布线衬底的下表面上提供的焊块仅被划分成两个焊块组 并且如上文提及的专利文献1中所示那样来布置，则焊块的设置位置变得更接近布线衬底 的下表面(装配表面)的中心部分。因而，当在装配BGA期间热处理步骤使BGA弯曲时，位 置与布线衬底的下表面的中心部分更接近的焊块在压力之下萎陷。因而可能出现短路，并 且BGA的可靠性(或者在将BGA装配于装配衬底上之后的装配可靠性)降级。 另一方面，上文提及的专利文献2的特征在于在半导体载体衬底的布线电极部分 与装配于半导体载体衬底上的半导体元件块之间的间隙用块的尺度来校正。在上文提及的 专利文献2中没有描述形成于半导体载体衬底(布线衬底)的下表面(装配表面)上的多 个外部端子(焊区)的具体布置。 因此本专利技术的一个目的在于提供一种允许提高半导体器件可靠性的技术。 本专利技术的另一目的在于提供一种允许提高装配半导体器件的产量的技术。 本专利技术的上述和其它目的将从本说明书和附图的描述中变得清楚。 如下所示，将给出对本申请中公开的本专利技术有代表性的方面的简述。 根据一个有代表性的实施例的一种半导体器件包括布线衬底，具有第一表面、形成于第一表面上的多个键合引线、与第一表面相反的第二表面、以及形成于第二表面上的多个焊区；半导体芯片，具有第三表面、形成于第三表面上的多个电极焊盘、以及与第三表面相反并且装配于布线衬底的第一表面之上的第四表面；多个传导构件，将半导体芯片的 多个电极焊盘与布线衬底的多个键合引线相互电连接；以及多个外部端子，分别个体地设 置于布线衬底的多个焊区上。这里，多个焊区包括布置成多行并且沿着布线衬底的第二表 面的外围边缘部分布置的第一焊区组，以及在布线衬底的第二表面中布置于第一焊区组以 内的第二焊区组。在第一焊区组中按照第一节距布置焊区。在第二焊区组中按照比第一节 距更高的第二节距布置焊区。 根据另一有代表性的实施例的一种半导体模块制造方法包括(a)制备半导体器件，该半导体器件具有布线衬底，该布线衬底具有第一表面、形成于第一表面之上的多个 键合引线、与第一表面相反的第二表面、以及形成于第二表面上的多个焊区；半导体芯片， 具有第三表面、形成于第三表面上的多个电极焊盘以及与第三表面相反并且装配于布线衬 底的第一表面之上的第四表面；多个传导构件，将半导体芯片的多个电极焊盘与布线衬底 的多个键合引线相互电连接；以及多个外部端子，分别个体地设置于布线衬底的多个焊区 上；(b)制备装配衬底，该装配衬底具有表面和形成于该表面上的多个耦合端子；(c)在装 配衬底的表面之上设置半导体器件以便使第二表面与该表面相对；并且(d)在步骤(c)之 后进行热处理以将半导体器件的多个外部端子个体地电耦合到装配衬底的多个耦合端子。 这里，在步骤(a)中制备的半导体器件中，多个焊区包括布置成多行并且沿着布线衬底的 第二表面的外围边缘部分布置的第一焊区组，以及在布线衬底的第二表面上布置于第一焊 区组以内的第二焊区组。在第一焊区组中按照第一节距布置焊区。在第二焊区组中按照比 第一节距更高的第二节距布置焊区。 根据又一有代表性的实施例的一种半导体器件包括布线衬底，具有第一表面、形 成于第一表面上的多个键合引线、与第一表面相反的第二表面，以及形成于第二表面上的 多个焊区；半导体芯片，具有第三表面、形成于第三表面上的多个电极焊盘，以及与第三表 面相反并且装配于布线衬底的第一表面之上的第四表面；多个传导构件，将半导体芯片的 多个电极焊盘与布线衬底的多个键合引线相互电连接；以及多个外部端子，分别个体地设 置于布线衬底的多个焊区上。这里，多个外部端子包括本文档来自技高网...

【技术保护点】
一种半导体器件，包括：布线衬底，具有第一表面、形成于所述第一表面之上的多个键合引线、与所述第一表面相反的第二表面以及形成于所述第二表面之上的多个焊区；半导体芯片，具有第三表面、形成于所述第三表面之上的多个电极焊盘以及与所述第三表面相反并且装配于所述布线衬底的所述第一表面之上的第四表面；多个传导构件，将所述半导体芯片的所述电极焊盘与所述布线衬底的所述键合引线相互电连接；以及多个外部端子，分别设置于所述布线衬底的所述焊区之上，其中所述焊区包括布置成多行并且沿着所述布线衬底的所述第二表面的外围边缘部分布置的第一焊区组，以及在所述布线衬底的所述第二表面中布置于所述第一焊区组以内的第二焊区组，并且其中所述第一焊区组中的所述焊区按照第一节距来布置，而所述第二焊区组中的所述焊区按照比所述第一节距更高的第二节距来布置。

【技术特征摘要】
JP 2008-10-9 2008-262682一种半导体器件，包括布线衬底，具有第一表面、形成于所述第一表面之上的多个键合引线、与所述第一表面相反的第二表面以及形成于所述第二表面之上的多个焊区；半导体芯片，具有第三表面、形成于所述第三表面之上的多个电极焊盘以及与所述第三表面相反并且装配于所述布线衬底的所述第一表面之上的第四表面；多个传导构件，将所述半导体芯片的所述电极焊盘与所述布线衬底的所述键合引线相互电连接；以及多个外部端子，分别设置于所述布线衬底的所述焊区之上，其中所述焊区包括布置成多行并且沿着所述布线衬底的所述第二表面的外围边缘部分布置的第一焊区组，以及在所述布线衬底的所述第二表面中布置于所述第一焊区组以内的第二焊区组，并且其中所述第一焊区组中的所述焊区按照第一节距来布置，而所述第二焊区组中的所述焊区按照比所述第一节距更高的第二节距来布置。2. 根据权利要求1所述的半导体器件，其中所述第一焊区组与所述第二焊区组之间的 距离大于所述第一焊区组中的所述行之间的间隔。3. 根据权利要求2所述的半导体器件，其中所述布线衬底的热膨胀系数大于所述半导 体芯片的热膨胀系数。4. 根据权利要求3所述的半导体器件， 其中电路元件形成于所述半导体芯片中，其中所述电极焊盘包括各自电耦合到所述电路元件的多个信号电极焊盘，并且 其中各所述信号电极焊盘电耦合到所述第一焊区组和所述第二焊区组中的任一焊区组。5. 根据权利要求4所述的半导体器件， 其中所述第二焊区组中的所述焊区布置成多行，其中属于所述第一焊区组中的相邻行的所述焊区被相互对准地布置，并且 其中属于所述第二焊区组中的相邻行的所述焊区被相互失去对准地布置。6. 根据权利要求5所述的半导体器件，其中在与所述行的延伸方向正交的方向上查看时，属于所述第一焊区组中的相邻行的 所述焊区相互重叠，并且其中在与所述第二焊区组中的所述各行的延伸方向正交的方向上查看时，在属于所述 第二焊区组中的各行的所述焊区之间，定位属于与所述行相邻的行的所述焊区。7. —种半导体模块制造方法，所述制造方法包括以下步骤(a) 制备半导体器件，所述半导体器件具有布线衬底，具有第一表面、形成于所述第 一表面之上的多个键合引线、与所述第一表面相反的第二表面以及形成于所述第二表面之 上的多个焊区；半导体芯片，具有第三表面、形成于所述第三表面之上的多个电极焊盘以及 与所述第三表面相反并且装配于所述布线衬底的所述第一表面之上的第四表面；多个传导 构件，将所述半导体芯片的所述电极焊盘与所述布线衬底的所述键合引线相互电连接；以 及多个外部端子，分别个体地设置于所述布线衬底的所述焊区之上；(b) 制备装配衬底，所述装配衬底具有表面以及形成于所述表面之上的多个耦合端子；(c) 在所述装配衬底的所述表面之上设置所述半导体器件以便使所述第二表面与所述 表面相对；并且(d) 在步骤(c)之后进行热处理以将所述半导体器件的所述外部端子个体地电耦合到 所述装配衬底的所述耦合端子，其中在所述步骤(a)中制备的所述半导体器件中，所述焊区包括布置成多行并且沿着 所述布线衬底的所述第二表面的外围边缘部分布置的第一焊区组以及在所述布线衬底的 所述第二表面中布置于所述第一焊区组以内的第二焊区组，并且其中所述第一焊区组中的所述焊区按照第一节距来布置，而所述第二焊区组中的所述 焊区按照比所述第一节距更高的第二节距来布置。8. 根据权利要求7所述的半导体模块制造方法，其中在所述步骤(b)中制备的所述装 配衬底的所述表面之上的所述耦合端子的布置对应于所述半导体器件的所述外部端子的 布置。9. 根据权利要求8所述的半导体模块制造方法，其中所述第一焊区组与所述第二焊区 组之间的距离大于所述第一焊区组中的所述行之间的间隔。10. 根据权利要求9所述的半导体模块制造方法，其中所述布线衬底的热膨胀系数大 于所述半导体芯片的热膨胀系数。11. 根据权利要求10所述的半导体模块制造方法， 其中电路元件形成于所述半导体芯片中，其中所述电...

【专利技术属性】
技术研发人员：林义成，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]